Ätzmaske

Im Allgemeinen muss es sich um Schichten handeln, die als Ätzmaske für anisotropes Siliziumätzen geeignet sind.

In general, they must be layers which are suitable to act as an etching mask for anisotropic silicon etching.

Verfahren zur Herstellung eines Halbleiterbauteils bzw. Halbleiterbauelements mit mindestens einem vertikalen bipolaren Transistor (VBT) und mindestens einem MOS-Transistor (PMT, NMT), wobei der Bipolar- und der MOS-Transistor (VBT, PMT, NMT) auf einem Halbleitersubstrat ausgebildet sind bzw. werden mit den Schritten: a) Ausbilden eines Gate-Oxidfilms (29) zumindest in einem MOS-Transistorbereich auf einer Hauptoberfläche des Halbleitersubstrats; b) Ausbilden eines Oxidfilms (27) zumindest in einem Bipolar-Transistorbereich auf der Hauptoberfläche des Halbleitersubstrats; c) Ausbilden einer Gate-Elektrode (31, 32) des MOS-Transistors (PMT, NMT) auf dem Gate-Oxidfilm (29), wobei die Gate-Elektrode (31, 32) aus einem ersten leitfähigen Dünnfilm hergestellt ist; d) Ausbilden eines Ablagerungsfilms (60) über dem Substrat, so daß der Ablagerungsfilms auf dem Oxidfilm (27) und auf der Gate-Elektrode (31, 32) angeordnet ist; e) Ätzen des Ablagerungsfilms und des darunterliegenden Oxidfilms zumindest in dem Bipolar-Transistorbereich (VBT), um ein Emitterdiffusionsfenster (62) auszubilden; f) Ausbilden einer Emitterelektrode (64) des Bipolar-Transistors (VBT) über dem Emitterdiffusionsfenster (62), wobei die Emitterelektrode aus einem zweiten leitfähigen Dünnfilm hergestellt wird bzw. ist und eine größere Größe aufweist als das Emitterdiffusionsfenster; und g) Weiterätzen des Ablagerungsfilms unter Verwendung einer anisotropen Trockenätztechnik, um Seitenwandbeabstandungen bzw. -Abstandsbereiche (60) auf den Seiten der Gate-Elektrode auszubilden, wobei die Seitenwandabstandsbereiche aus dem Ablagerungsfilm hergestellt sind, und um den Ablagerungsfilm unter der Emitterelektrode zu belassen, welche so angeordnet ist, daß sie eine Ätzmaske ist; h) Ausbilden eines Isolationsfilms (48), um den vertikalen Bipolar-Transistor (VBT) und den MOS-Transistor (PMT, NMT) abzudecken bzw. zu bedecken.

A method of manufacturing a semiconductor device comprising at least one vertical bipolar transistor (VBT) and at least one MOS transistor (PMT, NMT), said bipolar and MOS transistors (VBT, PMT, NMT) being formed on a semiconductor substrate, comprising the steps of: a) forming a gate oxide film (29) at least in a MOS transistor region on a main surface of said semiconductor substrate; b) forming an oxide film (27) at least in a bipolar transistor region on the main surface of said semiconductor substrate; c) forming a gate electrode (31, 32) of said MOS transistor (PMT, NMT) on said gate oxide film (29), said gate electrode (31, 32) being made of a first conductive thin film; d) forming a deposition film (60) over said substrate such that said deposition film is located on said oxide film (27); and on said gate electrode (31,32); e) etching said deposition film and the underlying oxide film at least in the bipolar transistor region (VBT) to form an emitter diffusion window (62) ; f) forming an emitter electrode (64) of said bipolar transistor (VBT) over said emitter diffusion window (62), said emitter electrode being made of a second conductive thin film and being larger in size than said emitter diffusion window ; and g) etching further said deposition film by using the anisotropic dry etching technique to form sidewall spacers (60) on sides of said gate electrode, said sidewall spacers being made of said deposition film, and to leave said deposition film under said emitter electrode which is arranged to be an etching mask; h) forming an insulating film (48) to cover said vertical bipolar transistor (VBT) and said MOS transistor (PMT, NMT).

Dabei weisen sowohl die Ätzmaske als auch die entstehenden Öffnungen die gewünschte Kontaktbreite 309 auf.

Both the etching mask and the openings have the desired contact width .

ABGLEICHKONTROLLE EINER ÄTZMASKE FÜR EIN TRANSISTORGATE

CONTROL TRIMMING OF HARD MASK FOR TRANSISTOR GATE