Übertragungssignal

Übertragungssignal nach Anspruch 3, dadurch gekennzeichnet, dass die Systeminformation ein Frame identifiziert als habe es ein Informationspaket mehr als die anderen Frames.

Transmission signal as claimed in claim 3, characterized in that the system information identifies a frame as having one information packet more than other packets.

Die beiden Binärzustände in einem Übertragungssignal werden durch positive und negative Spannungen in der Feldbusleitung dargestellt, und für die Signalerkennung ist die Polarität der Spannung entscheidend. Spannungsschwankungen sind weitestgehend ohne störenden Einfluß.

The two binary states in a transmission signal are represented by positive and negative voltages in the field bus line. The polarity of the voltage is determinative for signal detection voltage variations do not interfere or influence the system.

Eine Digitalsignalwiedergabeschaltung (1) umfassend: Schwingungsformausgleichmittel (10) zum Schwingungsformausgleich eines Übertragungssignals zum Übertragen einer digitalen Information mit einer vorgegebenen Übertragungsfunktion; Digitalisierungsmittel (20) zum Erzeugen eines Digitalsignals aus dem Übertragungssignal durch Digitalisieren des Übertragungssignals, welches durch die Schwingungsformausgleichmittel Schwingungsform-ausgeglichen worden ist; Synchrontakterzeugungsmittel (30) zum Erzeugen eines Synchrontakts aus dem durch das Digitalisierungsmittel erzeugten Digitalsignal; und Schwingungsformausgleichsteuermittel (40, 40a, 40b, 40c) zum Steuern einer Übertragungsfunktion des Schwingungsformausgleichmittels (10) entsprechend einer Phasendifferenz zwischen dem vom Digitalisiermittel erzeugten Digitalsignal und dem Takt, wobei das Schwingungsformausgleichsteuermittel die Übertragungsfunktion des Schwingungsformausgleichmittels so steuert, dass die Phasendifferenz vermindert ist, dadurch gekennzeichnet, dass das Schwingungsformausgleichsteuermittel (46) eine Vollwellengleichrichtschaltung (41) zum Gleichrichten eines Phasendifferenzsignals enthält, welches die Phasendifferenz zwischen dem von den Digitalisierungsmitteln (20) erzeugten Digitalsignal und dem Synchrontakt repräsentiert, und eine Steuerschaltung (43), welche die Übertragungsfunktion des Ausgleichmittels anhand des gleich gerichteten Phasendifferenzsignals steuert.

A digital signal reproduction circuit (1) comprising: waveform equalization means (10) for waveform-equalizing with a predetermined transfer function a transfer signal for transferring a digital information; binarization means (20) for generating a digital signal from said transfer signal by binarizing said transfer signal which has been waveform-equalized by said waveform equalization means; synchronous clock generation means (30) for generating a synchronous clock from the digital signal generated by said binarization means; and waveform equalization control means for (40, 40a, 40b, 40c) controlling a transfer function of said waveform equalization means (10) according to a phase difference between the digital signal generated by said binarization means and said clock, said waveform equalization control means controlling the transfer function of said waveform equalization means so as to reduce said phase difference, said waveform equalization control means (46) includes a full wave rectifier circuit (41) for rectifying a phase difference signal representing said phase difference between the digital signal generated by said binarzation means (20) and said synchnonous clock, and a control circuit (43) which controls said transfer function of the equalization means according to said rectified phase difference signal.

Eine Digitalsignalwiedergabeschaltung (1) zum Wiedergeben eines Digitalsignals und eines Synchrontakts daraus aus einem Übertragungssignal zum Übertragen einer Digitalinformation, wobei die Schaltung (1) umfasst: Schwingungsformausgleichmittel (10, 10a) zum Schwingungsformausgleichen des Übertragungssignals mit einer vorgegebenen Übertragungsfunktion; Analog/Digital-Wandlermittel (50) zum Wandeln des Übertragungssignals zum Übertragen einer Digitalinformation in ein digitales Datenübertragungssignal, wobei der Synchrontakt als ein Abtasttakt verwendet wird; Digitalisierungsmittel (38) zum Digitalisieren des digitalen Datenübertragungssignals, um so ein digitales Signal aus dem Übertragungssignal zum Übertragen einer Digitalinformation zu erzeugen; Phasendifferenzdetektormittel (31, 36) zum Feststellen einer Phasendifferenz zwischen dem Übertragungssignal, welches durch das Schwingungsformausgleichmittel (10, 10a) und den Synchrontakt Schwingungsform-ausgeglichen worden ist, anhand des digitalen Datenübertragungssignals; Synchrontakterzeugungsmittel (30, 37, 33) zum Erzeugen eines mit dem Transfersignal, welches Schwingungsform-ausgeglichen worden ist, synchronisierten Synchrontakts entsprechend der von dem Phasendifferenzdetektormittel festgestellten Phasendifferenz; und Schwingungsformausgleichsteuermittel (40, 40a, 40b, 40c) zum Steuern der Übertragungsfunktion des Schwingungsformausgleichmittels entsprechend der vom Phasendifferenzdetektormittel (36) festgestellten Phasendifferenz; wobei das Schwingungsformausgleichsteuermittel (40, 40a, 40b, 40c) die Übertragungsfunktion des Schwingungsformausgleichmittels (10, 10a) so steuert, dass die Phasendifferenz vermindert ist, dadurch gekennzeichnet, dass das Schwingungsformausgleichsteuermittel (46) eine Vollwellen-Gleichrichtschaltung (41) zum Gleichrichten der vom Phasendifferenzdetektormittel (31, 36) festgestellten Phasendifferenz und eine Steuerschaltung (43), welche die Übertragungsfunktion entsprechend der gleichgerichteten Phasendifferenz steuert, enthält.

A digital signal reproduction circuit (1) for reproducing a digital signal and a synchronous clock thereof from a transfer signal for transferring a digital information, said circuit (1) comprising: waveform equalization means for (10, 10a) waveform-equalizing said transfer signal with a predetermined transfer function; analog-to-digital conversion means (50) for converting said transfer signal for transferring a digital information into a digital data transfer signal, using said synchronous clock as a sampling clock; binarization means (38) for binarizing said digital data transfer signal so as to generate a digital signal from said transfer signal for transferring a digital information; phase difference detecting means (31,36) for detecting a phase difference between said transfer signal which has been waveform-equalized by said waveform equalization means (10,10a) and said synchronous clock, according to said digital data transfer signal; synchronous clock generating means (30,37,33) for generating a synchronous clock synchronized with said transfer signal which has been waveform-equalized, according to said phase difference detected by said phase difference detecting means; and waveform equalization control means (40, 40a, 40b, 40c) for controlling said transfer function of said waveform equalization means according to said phase difference detected by said phase difference detection means (36); said waveform equalization control means (40, 40a, 40b, 40c) controlling said transfer function of said waveform equalization means (10,10a) so as to reduce said phase difference, said waveform equalization control means (46) includes a full wave rectifier circuit (41) for rectifying the phase difference detected by the phase difference detecting means 10 (31, 36) and a control circuit (43) which controls said transfer function according to said rectified phase difference.

Datenempfänger zum Empfangen von Daten einschließlich einer Reihe von Multikomponentensignalen, die Symbole zeigen, die aus einem Satz von möglichen Multikomponenten-, Multiwert-Symbolen ausgewählt werden, wobei jedes Signal Werte für mehr als zwei Bits kennzeichnet, ???dadurch gekennzeichnet, dass der Datenempfänger aufweist: einen Speicher (42), in welchem ein Satz von Bit-Metriken für jedes Bit i im Übertragungssignal gespeichert ist, wobei unterschiedliche Bit-Metriken an unterschiedlichen Adressen im Speicher gespeichert sind; und eine Leseeinrichtung zum Auswählen - für jedes Bit i - einer Adresse im Speicher für jedes Empfangssignal auf der Basis der Komponenten dieses Empfangssignals und zum Lesen vom Speicher (142) - für jedes Bit i - der Bit-Metrik, die an der ausgewählten Adresse gespeichert ist, wobei die Leseeinrichtung und der gespeicherte Satz von Bit-Metriken eingerichtet sind, so dass für jedes Empfangssignal die Bit-Metrik, die vom Speicher gelesen wird, im Wesentlichen gleich der Bit-Metrik sein wird, die gefunden wird durch: Berechnen von P(SjnR) für mögliche Symbole Sj, wobei P(SjnR) die spätere Übertragungswahrscheinlichkeit des Symbols Sj und des Empfangs des Empfangssignals R ist; und Berechnen einer Bit-Metrik für jedes Bit von den berechneten Wahrscheinlichkeiten P(SjnR) unter Verwendung von ?P(SjnR) in Bezug auf jedes Bit i, wobei ?P(SjnR) die Summe von P(SjnR) über alle Symbole Sj zeigt, für welche das entsprechende Bit i einen vorher festgelegten Wert von 0 oder 1 hat. Empfänger nach Anspruch 12, wobei die Leseeinrichtung und der gespeicherte Satz von Bit-Metriken so eingerichtet sind, dass die Bit-Metrik, die vom Speicher (142) gelesen wird, im Wesentlichen gleich der Bit-Metrik sein wird, die durch Berechnung der Bit-Metriken als (?P(SjnR)/ ?P(SknR)) gefunden wird, wobei ?P(SknR) die Summe von P(SknR) über alle möglichen Symbole Sk zeigt.

A data receiver for receiving data including a series of multi-component signals representing symbols selected from a set of possible multi-component, multi-value symbols, each said signal denoting values for more than two bits, charactenzed by said data receiver comprising: a memory (42) having stored therein a set of bit metrics for each bit i in the transmitted signal, different bit metrics being stored at different addresses in said memory; and reading means for selecting for each bit i an address in said memory for each received signal based upon the components of such received signal and reading out of said memory (142) for each bit i the bit metric stored at the selected address, wherein said reading means and said stored set of bit metrics are arranged so that, for any received signal, the bit metric read out from the memory will be substantially equal to the bit metric found by: A receiver as claimed in claim 12, wherein reading means and said stored set of bit metrics is arranged so that the bit metric read out from the memory (142) will be substantially equal to the bit metric found by calculating said bit metrics as (?P(Sj?R)/?P(Sk?R)), where ?P(Sk?R)represents the sum of P(Sk?R) over all possible symbols Sk.

Verfahren zum Empfangen von Daten einschließlich einer Reihe von Multikomponentensignalen, die Symbole zeigen, die aus einem Satz von möglichen Multikomponenten-, Multiwert-Symbolen ausgewählt werden, wobei jedes Signal Werte für mehr als zwei Bits kennzeichnet, ???dadurch gekennzeichnet, dass das Verfahren folgende Schritte aufweist: Bereitstellen eines Speichers (42), in welchem ein Satz von Bit-Metriken für jedes Bit i im Übertragungssignal gespeichert ist, wobei unterschiedliche Bit-Metriken an unterschiedlichen Adressen im Speicher gespeichert sind; und Auswählen - für jedes Bit i - einer Adresse in einem Speicher (142) für jedes Empfangssignal auf der Basis der Komponenten dieses Signals; und Lesen einer Bit-Metrik, die an der ausgewählten Adresse im Speicher (142) gespeichert ist, wobei die gespeicherten Bit-Metriken eingerichtet und das Auswählen durchgeführt so wird, dass für jedes Empfangssignal die Bit-Metrik, welche vom Speicher (142) für ein bestimmtes Bit gelesen wird, im Wesentlichen gleich der Bit-Metrik sein wird, die gefunden wird durch Berechnen von P(SjnR) für mögliche Symbole Sj, wobei P(SjnR) die spätere Übertragungswahrscheinlichkeit des Symbols Sj und des Empfangs des Empfangssignals R ist; und Berechnen einer Bit-Metrik für jedes Bit von den berechneten Wahrscheinlichkeiten unter Verwendung von ?P(SjnR) in Bezug auf jedes Bit i, wobei ?P(SjnR) die Summe von P(SjnR) über alle Symbole Sj zeigt, für die das entsprechende Bit i einen vorher festgelegten Wert von 0 oder 1 hat. Verfahren nach Anspruch 27, wobei die gespeicherten Bit-Metriken eingerichtet sind und das Auswählen so durchgeführt wird, dass die Bit-Metrik, die aus dem Speicher (142) gelesen wird, im Wesentlichen gleich der Bit-Metrik ist, die durch Berechnen der Bit-Metrik als (?P(SjnR)/ ?P(SknR)) gefunden wird, wobei ?P(SknR) die Summe von P(SknR) über alle möglichen Symbole Sk zeigt.

A method of receiving data including a series of multi-component signals representing symbols selected from a set of possible multi-component, multi-value symbols, each said signal denoting values for more than two bits, characterized by the method comprising the step of: providing a memory (42) having stored therein a set of bit metrics for each bit i in the transmitted signal, different bit metrics being stored at different addresses in said memory; and selecting for each bit i an address in a memory (142)for each received signal based upon the components of such signal; and reading out a bit metnc stored at the selected address in said memory (142), wherein said stored bit metrics are arranged and said selecting is performed so that, for any received signal, the bit metric read out from the memory (142) for a particular bit will be substantially equal to the bit metric found by: A method as claimed in claim 27 wherein said stored bit metrics are arranged and said selecting is performed so that the bit metric read out from the memory (142) is substantially equal to the bit metric found by calculating said bit metric as (?P(Sj?R)/?P(Sk?R)), where ?P(Sk?R)represents the sum of P(Sk?R) over all possible symbols Sk.

Gerät nach Anspruch 14, weiterhin mit vierten Eingangsmitteln (4) zum Empfangen eines vierten digitalen Informationssignals (S), wobei das dritte Maskierungsschwellenbestimmungsmittel (26.4) zum Ableiten der dritten Maskierungsschwelle (mt L0 ) aus einer Kombination aus zumindest dem ersten (L), dem dritten (C) und dem vierten (S) digitalen Informationssignal ausgebildet ist, und wobei das fünfte Maskierungsschwellenbestimmungsmittel (26.5) zum Ableiten der fünften Maskierungsschwelle (mt R0 ) aus einer Kombination aus zumindest dem zweiten (R), dem dritten (C) und dem vierten (S) digitalen Informationssignal ausgebildet ist, wobei das Gerät weiterhin umfasst sechste Maskierungsschwellenbestimmungsmittel (26.6) zum Bestimmen einer sechsten Maskierungsschwelle (mts) in Reaktion auf das vierte digitale Informationssignal (S), wobei die Matrizierungsmittel (10.2) zum Generieren eines ersten (L ) und eines zweiten (R ) digitalen zusammengesetzten Signals aus zumindest dem ersten (L), zweiten (R), dritten (C) und vierten (S) digitalen Informationssignal ausgebildet sind und die ersten Auswahlmittel (16.1) zum Auswählen zumindest eines ersten und eines zweiten Informationssignals aus den genannten zumindest ersten bis vierten Informationssignalen ausgebildet sind, um das erste (AUX ) und zumindest ein zweites (AUX ) Hilfssignal zu erhalten, vierte Datenkompressionsmittel (22.4) zur Datenkomprimierung des zweiten Hilfssignals, um in Reaktion auf ein viertes Befehlssignal (is ) ein zweites datenreduziertes Hilfssignal zu erhalten, vierte Befehlssignalgeneratormittel (30.4) zum Generieren des vierten Befehlssignals, wobei die Formatierungsmittel (24.1) zum Kombinieren des ersten und zweiten datenreduzierten zusammengesetzten Signals und des zumindest ersten und zweiten datenreduzierten Hilfssignals zu einem für die Übertragung über ein Übertragungsmedium geeigneten Übertragungssignal ausgebildet sind.

Apparatus as claimed in claim 14, further comprising fourth input means (15) for receiving a fourth digital information signal (S), wherein the third masked threshold determining means (26.4) is adapted to derive the third masked threshold (mt L0 ) from a combination of at least the first (L), the third (C) and the fourth (S) digital information signal, and wherein the fifth masked threshold determining means (26.5) is adapted to derive the fifth masked threshold (mt R0 ) from a combination of at least the second (R), the third (C) and the fourth (S) digital information signal, the apparatus further comprising sixth masked threshold determining means (26.6) for determining a sixth masked threshold (mt ) in response to the fourth digital information signal (S), the matrixing means (10.2) being adapted to generate a first (L ) and a second (R ) digital composite signal from at least the first (L), second (R), third (C) and fourth (S) digital information signals, the first selection means (16.1) being adapted to select at least a first and a second information signal from said at least first to fourth information signals so as to obtain the first (AUX ) and at least a second (AUX ) auxiliary signal, fourth data compression means (22.4) for data compressing the second auxiliary signal so as to obtain a second data reduced auxiliary signal, in response to a fourth instruction signal (is ), fourth instruction signal generator means (30.4) for generating the fourth instruction signal, the formatting means (24.1) being adapted to combine the first and second data reduced composite signals and the at least first and second data reduced auxiliary signals into a transmission signal suitable for transmission via a transmission medium.

Gerät nach Anspruch 16, mit n ?5, weiterhin mit vierten Eingangsmitteln (4) zum Empfangen eines vierten digitalen Informationssignals (S L ) und fünften Eingangsmitteln (5) zum Empfangen eines fünften digitalen Informationssignals (S R ), bei dem das dritte Maskierungsschwellenbestimmungsmittel zum Ableiten der dritten Maskierungsschwelle aus einer Kombination aus zumindest dem ersten, dem dritten und dem vierten digitalen Informationssignal ausgebildet ist, und bei dem das fünfte Maskierungsschwellenbestimmungsmittel zum Ableiten der fünften Maskierungsschwelle aus einer Kombination aus zumindest dem zweiten, dem dritten und dem fünften digitalen Informationssignal ausgebildet ist, wobei das Gerät weiterhin umfasst sechste Maskierungsschwellenbestimmungsmittel (26.6) zum Bestimmen einer sechsten Maskierungsschwelle (mt ) in Reaktion auf das vierte digitale Informationssignal (S ), siebente Maskierungsschwellenbestimmungsmittel (26.7) zum Bestimmen einer siebenten (mt ) Maskierungsschwelle in Reaktion auf das fünfte digitale Informationssignal (S ), wobei die Matrizierungsmittel (10.3) zum Generieren eines ersten (L ) und eines zweiten (R ) digitalen zusammengesetzten Signals aus dem ersten, zweiten, dritten, vierten und fünften digitalen Informationssignal ausgebildet sind, wobei die ersten Auswahlmittel (16.2) zum Auswählen eines ersten, zweiten und dritten Informationssignals aus den genannten ersten bis fünften Informationssignalen ausgebildet sind, um das erste (AUX ), das zweite (AUX ) und ein drittes Hilfssignal (AUX ) zu erhalten, vierte Datenkompressionsmittel (22.4) zur Datenkomprimierung des zweiten Hilfssignals (AUX ), um, in Reaktion auf ein viertes Befehlssignal (is ), ein zweites datenreduziertes Hilfssignal zu erhalten, fünfte Datenkompressionsmittel (22.5) zur Datenkomprimierung des dritten Hilfssignals (AUX ), um, in Reaktion auf ein fünftes Befehlssignal (is ), ein drittes datenreduziertes Hilfssignal zu erhalten, vierte Befehlssignalgeneratormittel (30.4) zum Generieren des vierten Befehlssignals, fünfte Befehlssignalgeneratormittel (30.5) zum Generieren des fünften Befehlssignals, wobei die Formatierungsmittel (24.2) zum Kombinieren des ersten und zweiten datenreduzierten zusammengesetzten Signals und des ersten, zweiten und dritten datenreduzierten Hilfssignals zu einem zur Übertragung über ein Übertragungsmedium geeignetes Übertragungssignal ausgebildet sind.

Apparatus as claimed in claim 16, where n ? 5, further comprising fourth input means (4)for receiving a fourth digital information signal (S L ) and fifth input means (5) for receiving a fifth digital information signal (S R ), wherein the third masked threshold determining means is adapted to derive the third masked threshold from a combination of at least the first, the third and the fourth digital information signal, and wherein the fifth masked threshold determining means is adapted to derive the fifth masked threshold from a combination of at least the second, the third and the fifth diaital information sional, the apparatus further comprising sixth masked threshold determining means (26.6) for determining a sixth masked threshold (mt ) in response to the fourth digital information signal (S ), seventh masked threshold determining means (26.7) for determining a seventh masked threshold (mt ) in response to the fifth digital information signal (S ), the matrixing means (10.3) being adapted to generate a first (L ) and a second (R ) digital composite signal from the first, second, third, fourth and fifth digital information signals, the first selection means (16.2) being adapted to select a first, second and third information signal from said first to fifth information signals so as to obtain the first (AUX ), the second (AUX ) and a third auxiliary signal (AUX ), fourth data compression means (22.4) for data compressing the second auxiliary signal (AUX ) so as to obtain a second data reduced auxiliary signal, in response to a fourth instruction signal (is ), fifth data compression means (22.5) for data compressing the third auxiliary signal (AUX ) so as to obtain a third data reduced auxiliary signal, in response to a fifth instruction signal (is ), fourth instruction signal generator means (30.4) for generating the fourth instruction signal, fifth instruction signal generator means (30.5) for generating the fifth instruction signal, the formatting means (24.2) being adapted to combine the first and second data reduced composite signals and the first, second and third data reduced auxiliary signals into a transmission signal suitable for transmission via a transmission medium.