Addierschaltung

Addierschaltung mit Auswahl des Übertrags.

Carry select adder.

System nach Anspruch 1, dadurch gekennzeichnet, daß der Akkumulator ferner einschließt: Mittel, um M Addierschaltungen (530, 531, 532, 533, 534, 535, 536, 537, 538, 539) parallelzuschalten, wobei M eine ganze Zahl größer als N ist, wobei die M Addierschaltungen der Reihe nach von Eins bis M bezeichnet sind, wobei der Übertrags-Eingangsverbindung der mit Eins bezeichneten Addierschaltung ein Bezugswert zugeführt wird und die Übertrags-Ausgangsverbindung jeder Addierschaltung mit der Übertrags-Eingangsverbindung der mit der nächst höheren Ordnungszahl bezeichneten Addierschaltung verbunden ist, wobei die Addend-Eingangsverbindungen der ersten N von den M parallelgeschalteten Addierschaltungen mit den Summendatenanschlüssen (DO) der N parallelgeschalteten Addierschaltungen gemäß ihrer entsprechenden Ordnungszahl verbunden sind, wobei den Addend-Eingangsverbindungen der verbleibenden M parallelgeschalteten Addierschaltungen, die nicht mit den Summendaten-Ausgangsanschlüssen der N parallelgeschalteten Addierschaltungen verbunden sind, jeweils ein Bezugswert zugeführt wird; einen weiteren seriellen Ausgangsanschluß (72); und wobei die Mittel (59) aufeinanderfolgend in der Reihenfolge der Ordnungszahlen der Addierschaltungen die entsprechenden Summendatenanschlüsse mit dem weiteren seriellen Ausgangsanschluß verbinden.

A system as set forth in Claim 1 characterized in that said accumulator further includes means for connecting M of said adder circuits (530,531,532,533,534,535,536,537,538,539) in parallel, Man integer greater than N, wherein said M adder circuits are ordinally numbered one to M, the carry input connection of adder circuit numbered one being coupled to a reference value and the carry output connection of each adder circuit being connected to the carry input connection of the next higher ordinally numbered adder circuit, the addend input connections of the first N of the M parallel connected adder circuits being coupled to the sum data terminals (DO) of the N parallel connected adder circuits according to their corresponding ordinal numbering, the addend input connections of the remaining M parallel connected adder circuits which are not connected to the sum data output terminals of the N parallel connected adder circuits being respectively connected to a reference value; a further serial output port (72); and said means (59) successively coupling in the order of ordinal numbering of adder circuits, the respective sum data terminals to said further serial output port.

System nach Anspruch 1, dadurch gekennzeichnet, daß jede Addierschaltung eine Ein-Bit-Addierschaltung ist, die Übertrags-Eingangs-, Übertrags-Ausgangs-, Addend-Eingangs-, Augend-Eingangs-, Datenausgangs-, Ansteuer(S)- und angesteuerte Datenausgangsanschlüsse (SDO) hat, daß die Addierschaltung ein Übertrags-Ausgangssignal an den Übertrags-Ausgangsanschluß und ein Summenausgangssignal an die Datenausgangsanschlüsse liefert, wobei die Übertrags-Ausgangs- und die Summenausgangssignale um eine Eingangs-Abtastperiode relativ zu Abtastungen verzögert sind, die Eingängen der vollen Addierschaltung zugeführt werden, daß die Addierschaltung ferner erste (79) und zweite (78) Gatter-Mittel mit entsprechenden Eingangs-Steuerverbindungen, die mit dem Ansteuer-Eingangsanschluß verbunden sind, und entsprechende Eingangsanschlüsse zum Empfang des verzögerten Summenausgangssignals enthält, daß die ersten Gatter-Mittel (79) das verzögerte Summenausgangssignal dem angesteuerten Datenausgangsanschluß in Abhängigkeit von einem ersten Zustand eines Ansteuersignals zuführen und eine hohe Impedanz in Abhängigkeit von einem zweiten Zustand des Ansteuersignals aufweisen, daß die zweiten Gatter-Mittel (78) das verzögerte Summensignal dem AugendEingangsanschluß in Abhängigkeit von dem zweiten Zustand des Ansteuersignals zuführen und dem Augend-Eingangsanschluß in Abhängigkeit von dem ersten Zustand des Ansteuersignals einen NullWert zuführen; daß die angesteuerten Datenausgangsanschlüsse (SDO) mit einem ersten gemeinsamen-Ausgangs-Bus (70) verbunden sind und daß die Mittel (59) eine Vielzahl von Zwei-Zustands-Signalen erzeugen, die entsprechenden Ansteuer-Eingangsanschlüssen der Addierschaltungen zugeführt werden, um aufeinanderfolgend die Addierschaltungen in steigender Folge ihrer Ordnungszahlen anzusteuern.

A system as set forth in Claim 1, further characterized by each of said adder circuits being a one-bit adder having carry-input, carry-output, addend input, augend input, data output, strobe (S) and strobed data output terminals (SDO), said adder providing a carry output signal to said carry output terminal and a sum output signal to said data output terminals, which carry output and sum output signals are delayed by one input sample period relative to samples applied to inputs of said full adder, said adder circuit further including first (79) and second (78) gating means having respective control input connections coupled to said strobe input terminal, and having respective input terminals coupled to receive said delayed sum output signal, said first gating means (79) coupling said delayed sum output signal to said strobed data output terminal responsive to a first state of a strobe signal and exhibiting high impedance responsive to a second state of said strobe signal, said second gating means (78) coupling said delayed sum signal to said augend input terminal responsive to said second state of said strobe signal and coupling a zero value to said augend input terminal responsive to said first state of said strobe signal; the strobed data output terminals (SDO) being coupled to a first common output bus (70), and said means (59) generating a plurality of bistate signals, coupled to respective strobe input terminals of said adder circuits for successively strobing said adder circuits in ascending order of their ordinal numbering.

Regelbare Oszillatorschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der Ausgang der ersten bzw. zweiten Gegenwirkleitwertschaltung an einem phasengleichen (VI) bzw. Quadraturausgang (VQ) der Oszillatorschaltung liegt und mit einem Eingang eines ersten (SDI) bzw. zweiten (SDQ) synchronen Amplitudendetektors der Amplitudendetektoranordnung für eine synchronen Amplitudendetektion der Signale an den genannten phasengleichen und Quadraturausgängen gekoppelt ist, wobei diese beiden synchronen Amplitudendetektoren mit einer Addierschaltung (S) gekoppelt sind für eine Addierung der Ausgangssignale der ersten und zweiten synchronen Amplitudendetektoren.

A controllable oscillator circuit as claimed in Claim 1 or 2, characterized in that the outputs of the first and second transconductance circuits are connected to in-phase (VI) and quadrature (VQ) outputs of the oscillator circuit and are coupled to inputs of first (SDI) and second (SDQ) synchronous amplitude detectors, respectively, of the amplitude detection arrangement for a synchronous amplitude detection of the signals at said in-phase and quadrature outputs, said two synchronous amplitude detectors being coupled to an adder circuit (S) for mutually adding the output signals of the first and second synchronous amplitude detectors.

Vorrichtung nach Anspruch 21, umfassend: ein Steuerfilter (351) zum Empfangen eines Eingangssignals von dem Störsignal, erfaßt durch einen Referenzsensor (13) des aktiven Geräusch- bzw. Schwingungs-Steuersystems; eine erste algebraische Addierschaltung (355), welche ein erstes Eingangssignal empfängt von einem Ausgang des Steuerfilters (351) und ein weiteres Eingangssignal von dem Probensignal (n); ein Anlagenschätzfilter (357), verbunden an einem Dateneingang davon mit dem Probensignal (n), an einem Steuereingang davon mit einer ersten Least-Mean-Square-Schaltung (358) und an einem Datenausgang davon mit einer zweiten algebraischen Addierschaltung (359); und eine dritte algebraische Addierschaltung (359a), welche Eingangssignale von dem Restsignal (e) und ein Ausgangssignal des Anlagenschätzfilters (357) empfängt und ein Ausgangssignal an eine zweite Least-Mean-Square-Schaltung (352) liefert; wobei die zweite Addierschaltung (359) ein Eingangssignal von dem Restsignal (e) empfängt; wobei die erste Least-Mean-Square-Schaltung (358) Eingangssignal von dem Probensignal (n) und ein Ausgangssignal der zweiten Addierschaltung (359) empfängt; wobei die zweite Least-Mean-Square-Schaltung (352) ein Eingangssignal von einer Kopie (354) des Anlagenschätzfilters (357) empfängt und ein Ausgangssignal an einen Steuereingang des Steuerfilters (351) liefert; und wobei ein Ausgangssignal der ersten algebraischen Addierschaltung (355) über eine Ausgangsleitung der Steuervorrichtung (35) mit einem Aktuator (16) des aktiven Rausch- bzw. Schwingungssteuersystem verbunden ist.

The apparatus of claim 21 comprising: a control filter (351) receiving an input from said disturbance signal sensed by a reference sensor (13) of said active noise or vibration control system; a first algebraic addition circuit (355) receiving one input from an output of said control filter (351) and another input from said probe signal (n); a plant estimate filter (357) connected at a data input thereof to said probe signal (n), at a control input thereof to a first least mean square circuit (358) and at a data output thereof to a second algebraic addition circuit (359); and a third algebraic addition circuit (359a) receiving inputs from said residual signal (e) and an output of said plant estimate filter (357) and supplying an output to a second least mean square circuit (352); wherein said second addition circuit (359) receives an input from said residual signal (e); wherein said first least mean square circuit (358) receives inputs from said probe signal (n) and an output of said second addition circuit (359); wherein said second least mean square circuit (352) received an input from a copy (354) of said plant estimate filter (357) and provides an output to a control input of said control filter (351); and wherein an output of said first algebraic addition circuit (355) is connected through an output line of said controller (35) to an actuator (16) of said active noise or vibration control system.

Empfänger nach Anspruch 1, dadurch gekennzeichnet , daß zwischen dem geregelten Verstärker (4) und dem Regeleingang des geregelten Oszillators (6) eine Addierschaltung (5) vorgesehen ist zum Addieren des Ausgangssignals des geregelten Verstärkers mit dem örtlichen Hilfspilotsignal, wobei ein Ausgang des geregelten Verstärkers an einem ersten Eingang des Pilotsignaldetektors (8) liegt.

A receiver as claimed in Claim 1, characterized in that an adder circuit (5) is arranged between the controlled amplifier (4) and the control input of the controlled oscillator (6) for adding the output signal of the controlled amplifier to the local auxiliary pilot, an output of the controlled amplifier being connected to the first input of the pilot detector (8).

Gewichtete Addierschaltung

Weighted addition circuit