Adressbit

Vorrichtung gemäß Anspruch 6, die ferner folgende Merkmale aufweist: (a) eine Lesen/Schreiben-Komparatorschaltung (400); (b) eine Stift-ID-Komparatorschaltung (402); und (c) eine Steuerschaltungsanordnung (372) zum: (i) Versetzen des Druckkopfs in einen Hörmodus durch ein Freigeben des Startbitkomparators (364) über die Sperrleitung (369); (ii) Sperren des Startbitkomparators über die Sperrleitung für eine Zeitdauer, nachdem die Startleitung (367) aktiviert ist; (iii) Bewirken, dass zumindest ein Lesen/Schreiben-Bit, zumindest ein Stift-ID-Bit und zumindest ein Adressbit, die durch die erste Anzahl von Speicherungselementen (300-314) empfangen wurden, durch ein Aktivieren der Latch-Leitung (388) an den Datenbus (384) ausgegeben werden; (iv) falls das zumindest eine Stift-ID-Bit mit einer Stift-ID des Druckkopfs übereinstimmt und das zumindest eine Lesen/Schreiben-Bit eine Anzeige einer Schreiboperation ist, Bewirken, dass zumindest ein Datenbit, das durch die erste Anzahl von Speicherungselementen empfangen wird, an den Datenbus ausgegeben wird und an einen Ort (404) geschrieben wird, die durch das zumindest eine Adressbit bestimmt ist; (v) falls das zumindest eine Stift-ID-Bit mit einer Stift-ID des Druckkopfs übereinstimmt und das zumindest eine Lesen/Schreiben-Bit eine Anzeige einer Leseoperation ist, Bewirken, dass eine Anzahl von Datenbits, die durch das zumindest eine Adressbit adressiert werden, auf den Datenbus platziert wird, und Bewirken, dass die Auswahlleitung (392) aktiviert wird; und (vi) bevor eine Lese- oder Schreiboperation abgeschlossen ist, Bewirken, dass das zumindest eine Lesen/Schreiben-Bit, das zumindest eine Stift-ID-Bit und das zumindest eine Adressbit von dem Druckkopf über den Datentreiber (200) ausgegeben werden.

Apparatus as in claim 6, further comprising: (a) a read/write comparator circuit (400); (b) a pen ID comparator circuit (402); and (c) control circuitry (372) for: (i) placing said printhead in a listening mode by enabling said start bit comparator (364) via said disable line (369); (ii) disabling said start bit comparator via said disable line, for a period of time after said start line (367) is asserted; (iii) causing at least one read/write bit, at least one pen ID bit, and at least one address bit received by said first number of storage elements (300-314) to be output to said data bus (384) by asserting said latch line (388); (iv) if said at least one pen ID bit matches a pen ID of said printhead, and said at least one read/write bit is indicative of a write operation, causing at least one data bit received by said first number of storage elements to be output to said data bus and written to a location (404) determined by said at least one address bit; (v) if said at least one pen ID bit matches a pen ID of said printhead, and said at least one read/write bit is indicative of a read operation, causing a number of data bits addressed by said at least one address bit to be placed on said data bus, and causing said select line (392) to be asserted; and (vi) before a read or write operation is completed, causing said at least one read/write bit, said at least one pen ID bit, and said at least one address bit to be output from said printhead via said data driver (200).