Adressregister

Adressregister

Address register

Vorbesetzung der Adressregister für Oberseite

Default the address registers for top

Im Adressregister sind die Adressen der Speicherplätze abgelegt, während im Längenregister die Länge oder die Paketgröße der abgelegten Daten abgespeichert ist.

The addresses of the memory locations are stored in the address register, while the length or the packet size of the stored data is stored in the length register.

Vektorrechner mit: Speichervorrichtung (1104, 1105) für die Speicherung mehrerer Vektoroperanden, die im ersten Teil numerische Daten und im zweiten Teil eine Kennung für die numerischen Daten enthalten, Instruktionseinheit (1003) für die Angabe einer Startadresse und einer maximalen Zahl von Vektoroperanden durch eine Instruktion, Adresssteuerung (1002) für die Steuerung des Auslesens von Vektoroperanden aus der Speichervorrichtung (1104, 1105) entsprechend den Startadressen, die von der Instruktionseinheit (1003) ausgegeben werden und Vektorprozessor (1007) für die Bearbeitung der Vektoroperandenelemente mit einem Operationsergebnis mit Vektorrechner nach Anspruch 1, gekennzeichnet durch Vektorprozessor (1007) mit Adressendekodierer (1100, 1101) für die Dekodierung der Adressen aus dem Adressregister (1200, 1201), Vorrichtung (1721) für die Aufnahme einer Dekodierungsmeldung, und zusätzliche Zähler (1727, 1728, 1729, 1730), welche nach Feststellung, ob eine Übersetzungsmeldung vorlag oder nicht die Zahl der abgearbeiteten Elemente zählen.

Vector processing apparatus comprising: memory means (1104, 1105) for storing a plurality of vector operands comprising a first part representing numeric data and a second part identifying the numeric data, instruction means (1003) for indicating a start address and maximum numbers of elements of vector operands by an instruction, address control means (1002) for controlling fetching of the elements of the vector operands from the memory means (1104, 1105) in accordance with the start addresses supplied from the instruction means (1003), and vector processing means (1007) for processing the elements of the vector operands to gain an operation result including Vector processing apparatus according to claim 1, characterized by vector processing means (1007) comprising address translation means (1100, 1101) for translating the address from the address register means (1200, 1201), means (1721) for detecting translation exception and additional counters (1727, 1728, 1729, 1730) which count the number of processed elements for counting after determination of the presence or absence of the translation exception.

Das Gerät nach Anspruch 11, das weiterhin ein Daten-Dekompressionsgerät (Fig. 2) umfaßt, um den Strom komprimierter Code-Signale zu dekomprimieren, damit der dazu entsprechende Strom von Eingabe-Datenzeichen-Signalen wiedergewonnen wird, worin (o) bis (y) einen Dekompressionszyklus bilden, wobei das Daten-Dekompressionsgerät folgendes umfaßt: (l) einen Dekompressions-Speicher (51), der über eine Vielzahl von Stellen verfügt, um die Folgen von Datenzeichen-Signalen zu speichern, wobei jede Stelle ein Präfixcode-Feld (55) und ein Zeichenfeld (56) aufweist, wobei jede Stelle eine damit verknüpfte Adresse aufweist, wobei die Adresse ein komprimiertes Code-Signal für eine im Dekompressions-Speicher gespeicherte Folge bereitstellt, (m) ein Mittel zum Initialisieren des Dekompressions-Speichers, um [A]-Einzelzeichenfolgen des Alphabets zu enthalten, indem jeweils das Präfixcode-Feld der [A]-Stellen des Dekompressions-Speichers auf Null gesetzt wird und die Datenzeichen-Signale des Alphabets in die Zeichenfelder der [A]-Stellen eingesetzt werden, (n) ein Adressregister (54), um auf die Stellen des Dekompressions-Speichers zuzugreifen, (o) ein Eingabe-Code-Register (53), um ein komprimiertes Code-Signal (52) zu empfangen, (p) ein Mittel zum Überführen der Inhalte des Eingabe-Code-Registers in das Adressregister, (q) ein vorheriges Code-Register, um das komprimierte Code-Signal zu halten, das im Dekompressionszyklus empfangen wird, das einem laufenden Dekompressionszyklus vorausgeht, (r) einen Kellerspeicher (62), (s) ein Dekompressions-Steuermittel (73) , das mit dem Dekompressions-Speicher, dem Adressregister, dem Eingabe-Code-Register, dem vorherigen Code-Register und dem Kellerspeicher verbunden ist, um den Dekompressions-Speicher zu betreiben, damit auf die Stelle des Dekompressions-Speichers zugegriffen wird, die den Inhalten des Adressregisters entspricht, (t) wobei das Dekompressions-Steuermittel wirksam wird, um zu veranlassen, daß die Inhalte (63) des Zeichenfeldes der zugegriffenen Stelle in den Kellerspeicher eingesetzt werden, wodurch das Datenzeichen-Signal im Zeichenfeld der zugegriffenen Stelle in den Kellerspeicher eingesetzt wird, (u) wobei das Dekompressions-Steuermittel wirksam wird, um zu veranlassen, daß die Inhalte (61) des Präfixcode-Feldes der zugegriffenen Stelle in das Adressregister eingesetzt werden, (v) wobei das Dekompressions-Steuermittel wirksam wird, um (s) bis (u) zu wiederholen, bis die Inhalte des Adreßregisters Null sind (75) , wodurch die Datenzeichen-Signale, die dem empfangenen komprimierten Code-Signal entsprechen, in den Kellerspeicher eingesetzt werden, (w) wobei das Dekompressions-Steuermittel weiterhin wirksam wird, um die Adresse (60) einer nächsten leeren Stelle in das Adressregister einzusetzen, und um einen aktualisierten Präfixcode (71) und ein aktualisiertes Zeichen (72) in das jeweilige Präfixcode-Feld und das Zeichenfeld der Stelle des Dekompressions-Speichers zu schreiben, auf die durch das Adressregister zugegriffen wird, wobei der aktualisierte Präfixcode vom vorherigen Code-Register bereitgestellt wird, wobei das aktualisierte Zeichen vom letzten in den Kellerspeicher eingesetzten Datenzeichen-Signal bereitgestellt wird, wodurch eine erweiterte Folge, die der in den Assoziativspeicher eingesetzten erweiterten Folge entspricht, in den Dekompressions-Speicher eingesetzt wird, wobei die Adresse der nächsten leeren Stelle das komprimierte Code-Signal für die in den Dekompressions-Speicher eingesetzte erweiterte Folge bereitstellt, (x) wobei das Dekompressions-Steuermittel des weiteren wirksam wird, um die Inhalte des Kellerspeichers auszugeben (64), wodurch die Folge der Datenzeichen-Signale wiedergewonnen wird, die dem empfangenen komprimierten Code-Signal entspricht, (y) wobei das Dekompressions-Steuermittel weiterhin wirksam wird, um das empfangene komprimierte Code-Signal im Eingabe-Code-Register in das vorherige Code-Register zu überführen, (z) wobei das Dekompressions-Steuermittel wirksam wird, um (o) bis (y) zu wiederholen, bis kein weiterer Strom zu dekomprimierender komprimierter Code-Signale verfügbar ist. Das Gerät nach Anspruch 14, das weiterhin einen Adresszähler (60) einschließt, um sequentielle Adressen zuzuordnen, damit auf sequentielle leere Stellen des Dekompressions-Speichers zugegriffen wird, wodurch die Adresse der nächsten leeren Stelle bereitgestellt wird, wobei die sequentiellen leeren Stellen mit [A]+1 beginnen.

The apparatus of Claim 11 further including data decompression apparatus (FIG. 2) for decompressing said stream of compressed code signals to recover said stream of input data character signals corresponding thereto, wherein (o) through (y) define a decompression cycle, said data decompression apparatus comprising: (1) a decompression memory (51) having a plurality of locations for storing strings of data character signals, each location having a prefix code field (55) and a character field (56), each location having an address associated therewith, the address providing a compressed code signal for a string stored in said decompression memory, (m) means for initializing said decompression memory to contain [A] single character strings of said alphabet by nulling the prefix code field of [A] locations of said decompression memory and inserting the data character signals of said alphabet into the character fields of said [A] locations, respectively, (n) an address register (54) for accessing said locations of said decompression memory, (o) an input code register (53) for receiving a compressed code signal (52), (p) means for transferring the contents of said input code register to said address register, (q) a prior code register (70) for holding the compressed code signal received in the decompression cycle preceding a current decompression cycle, (r) a stack (62), (s) decompression control means (73) coupled to said decompression memory, to said address register, to said input code register, to said prior code register and to said stack for operating said decompression memory for accessing the location of said decompression memory corresponding to the contents of said address register, (t) said decompression control means being imperative for causing the contents (63) of the character field of the accessed location to be inserted into said stack, thereby inserting the data character signal in the character field of the accessed location into said stack, (u) said decompression control means being operative for causing the contents (61) of the prefix code field of the accessed location to be inserted into said address register, (v) said decompression control means being operative to repeat (s) through (u) until the contents of said address register is null (75) thereby inserting into said stack the data character signals corresponding to the received compressed code signal, (w) said decompression control means being further operative to insert the address (60) of a next empty location into said address register and to write an update prefix code (71) and an update character (72) into the prefix code field and the character field, respectively, of the location of said decompression memory accessed by said address register, the update prefix code being provided by said prior code register, the update character being provided by the last data character signal inserted into said stack, thereby inserting into said decompression memory an extended string corresponding to the extended string inserted into said associative memory, the address of said next empty location providing the compressed code signal for said extended string inserted into said decompression memory, (x) said decompression control means being further operative to output (64) the contents of said stack, thereby recovering the string of data character signals corresponding to the received compressed code signal, (y) said decompression control means being further operative to transfer the received compressed code signal in said input code register into said prior code register, (z) said decompression control means being operative to repeat (o) through (y) until no further stream of compressed code signals is available to be decompressed. The apparatus of Claim 14 further including an address counter (60) for assigning sequential addresses for accessing sequential empty locations of said decompression memory, thereby providing the address of said next empty location, said sequential empty locations beginning with [A]+1.

Auf diese Weise wird der Dateninhalt des durchgeschalteten Datenspeichersegmentregisters als höherwertige Adressenbits in ein Adressregister eingeschrieben, wobei der Dateninhalt des durchgeschalteten Datenspeichersegmentregisters das adressierte Datenspeichersegment des Datenspeichers angibt.

In this way, the data content of the data memory segment register which is passed on is written as the most significant address bits to an address register, with the data content of the data memory segment register which is passed on indicating the addressed data memory segment in the data memory.

Wird Bit 13 des Befehlsregisters dagegen als Auswahlbit interpretiert, so wird über dieses Bit zwischen dem Datenspeichersegmentregister DPP0 und dem Zusatz-Datenspeichersegmentregister EDPP0 ausgewählt, und gemäß der Zeilen 4 und 5 in der Tabelle 3 werden 11 Bit des adressierten Datenspeichersegmentregisters / Zusatz-Datenspeichersegmentregisters ausgelesen und in die höherwertigen Bits des Adressregister eingeschrieben.

If, on the other hand, bit of the instruction register is interpreted as a selection bit, then this bit is used to select between the data memory segment register DPP and the additional data memory segment register EDPP , and, in accordance with rows 4 and 5 in Table 4, 11 bits of the addressed data memory segment register/additional data memory segment register are read, and are written to the most significant bits of the address register.

Wird Bit 13 des Befehlsregisters dagegen als Auswahlbit interpretiert, so wird über dieses Bit zwischen dem Datenspeichersegmentregister DPP0 und dem Zusatz-Datenspeichersegmentregister EDPP0 ausgewählt, und gemäß der Zeilen 4 und 5 in der Tabelle 3 werden 11 Bit des adressierten Datenspeichersegmentregisters / Zusatz-Datenspeichersegmentregisters ausgelesen und in die höherwertigen Bits des Adressregister eingeschrieben.

If, on the other hand, bit of the instruction register is interpreted as a selection bit, then this bit is used to select between the data memory segment register DPP and the additional data memory segment register EDPP and, as shown in rows 4 and 5 of Table 3, 11 bits of the addressed data memory segment register/additional data memory segment register are read, and are written to the most significant bits of the address register.