Analogschaltung

Das ist eine reine Analogschaltung

This is a pure analog circuit

Einrichtung gemäß Anspruch 19, wobei die zweite Analogschaltung aufweist: eine Logikauawertungsschaltung mit einer Logikeingabe, entsprechend jedem Bit der Auflösung des digitalen Logiksignals, wobei die Logikauswerteschaltung eine binäre Logikausgabe, entsprechend zu jeder Anzahl der Auflösung des digitalen Logiksignals aufweist; eine Logikmultiplizierschaltung, aufweisend ein Multiplizierer entsprechend jeder Anzahl der Auflösung der digitalen Logiksignalen, wobei jeder Multiplizierer eine binäre logische Eingabe, entsprechend jeder binären logische Ausgabe aufweist, wobei die Multiplizierer eine Logikspannungseingabe mit verschiedenen Werten aufweisen, die gemäß der Anzahl von Anzahlen der Auswertung der digitalen Logiksignale gewählt sind, wobei jeder Multiplizierer eine Sollwertfaktor-Ausgabe hat; eine Serie von Addierschaltungen zum jeweiligen sequentiellen Addieren von zwei der Sollwertfaktorausgaben zum Erzeugen einer ersten Summe, wobei die Addiererschaltungen einen nächsten Sollwertfaktor zu der Summe addieren, um eine nächste Summe zu erzeugen und in Folge addieren, bis eine abschließende nächste Summe eine Summe ist, welche eine Anzahl von eins weniger als den Wert der Anzahl der Auflösung hat; und eine Multipliziererschaltung mit der abschließenden nächsten Summe als erster Eingabe und dem analogen Kraft-Inkrementierungssignal als zweite Eingabe, wobei der Multiplizierer das analoge Kraftsollwertsignal ausgibt.

Apparatus as recited in claim 19, wherein the second analog circuitry comprises: logic evaluation circuitry having one logic input corresponding to each bit of the resolution of the digital logic signals, the logic evaluation circuitry having one binary logical output corresponding to each count of the resolution of the digital logic signals; logic multiplier circuitry comprising one multiplier corresponding to each count of the resolution of the digital logic signals, each multiplier having one binary logical input corresponding to each binary logical output, the multipliers having one logic voltage input having different values selected according to the number of counts of the resolution of the digital logic signals, each multiplier having a set point factor output; a series of adder circuits for respectively sequentially adding two of the set point factor outputs to produce a first sum, the adder circuits adding a next set point factor to the first sum to produce a next sum and adding in sequence until a final next sum is a sum having a number one less that the value of the count of the resolution; and a multiplier circuit having the final next sum as a first input and the analog force increment signal as a second input, the multiplier outputting the analog force set point signal.