Anpassungseinrichtung

Anpassungseinrichtung für Sprache und Daten

Voice/data adapter kit

Anpassungseinrichtung zum Vermitteln von Wählverbindungen (WV) zwischen zeitmultiplexorientierten Komponenten (KE,KS) eines Kommunikationsnetzes (KN) über ein ATM-Kommunikationsnetz (ATM-KN), - mit jeweils einer Anschalteeinheit (AE-ATM, AE-KN) zum Anschluß an das Kommunikationsnetz (KN) und an das ATM-Kommunikationsnetz (ATM-KN), und - mit einer programmgesteuerten Steuereinheit (ST), die -- mit einer Auswerteroutine (AR) zum Ableiten einer ATM-Kommunikationsnetz-spezifischen Zielinformation (vpi,vci) aus einer bei einem von einer zeitmultiplexorientierten Komponente eingeleiteten Verbindungsaufbau angegebenen Zielinformation (rn), -- mit einer Signalisierungsroutine (SR) zum Aufbau einer ATM-Wählverbindung (SVC) gemäß der abgeleiteten Zielinformation (vpi,vci) im ATM-Kommunikationsnetz (ATM-KN), -- mit Übertragungsmitteln zum transparenten Übermitteln von Signalisierungs- und Nutzinformationen (si,ni) über die im ATM-Kommunikationsnetz (ATM-KN) aufgebaute ATM-Wählverbindung (SVC) im Rahmen des Verbindungsauf- und -abbaus und eines Informationsaustausches zwischen den zeitmultiplexorientierten Komponenten, und -- mit einer Signalisierungsroutine (SR) zum Abbau der ATM-Wählverbindung (SVC) bei einem Verbindungsabbau zwischen den zeitmultiplexorientierten Komponenten ausgestattet ist.

Adapter device for switching switched connections (WV) between time-division-multiplex-oriented components (KE,KS) of a communications network (KN) over an ATM communications network (ATM-KN), - having in each case an access unit (AE-ATM, AE-KN) for connecting to the communications network (KN) and to the ATM communications network (ATM-KN), and - having a program-controlled control unit (ST), which is equipped with -- an evaluation routine (AR) for deriving an ATM-communications-network-specific destination information item (vpi,vci) from a signalling information item (rn) specified during a connection setup initiated by a time-division-multiplex-oriented component, -- a signalling routine (SR) for setting up an ATM-switched connection (SVC) in the ATM communications network (ATM-KN) on the basis of the derived destination information (vpi,vci), -- transmission means for the transparent transmission of signalling and user information (si,ni) via the ATM-switched connection (SVC) set up in the ATM communications network (ATM-KN) during the connection setup and release and information exchange between the time-division-multiplex-oriented components, and -- a signalling routine (SR) for releasing the ATM-switched connection (SVC) when a connection between the time-division-multiplex-oriented components is released.

VERFAHREN UND ANPASSUNGSEINRICHTUNG ZUM VERMITTELN VON WÄHLVERBINDUNGEN ZWISCHEN ZEITMULTIPLEXORIENTIERTEN KOMPONENTEN EINES KOMMUNIKATIONSNETZES ÜBER EIN ATM-KOMMUNIKATIONSNETZ

METHOD AND DEVICE FOR ADAPTING THE SETTING UP OF CONNECTIONS BY SWITCHING BETWEEN A COMMUNICATION NETWORK COMPONENTS WITH TIME DIVISION MULTIPLEXING VIA AN ATM COMMUNICATION NETWORK

Ein Anpassungsverfahren in einer Anpassungseinrichtung zur wirksamen Verbindung von mindestens einer Datenverarbeitungseinrichtung oder Netzwerkschnittstelle, die mit einem ersten Kommunikationsprotokoll des Typs HDLC in Stufe 2 des OSI-Modells arbeitet, und mindestens einer zweiten Datenverarbeitungseinrichtung oder Netzwerkschnittstelle, die mit einem zweiten Kommunikationsprotokoll des Typs HDLC arbeitet, wobei die erste und zweite Datenverarbeitungseinrichtung oder Netzwerkschnittstelle mit der Anpassungseinrichtung verbunden ist, und das erste und zweite Kommunikationsprotokoll ein identisches HDLC-Fenster k hat, wobei das Verfahren folgendes umfaßt: das Speichern eines HDLC-Datenübertragungsblocks, der entweder von der mindestens ersten Datenverarbeitungseinrichtung oder Netzwerkschnittstelle oder der mindestens zweiten Datenverarbeitungseinrichtung oder Netzwerkschnittstelle kommt, und das Prüfen des FCS-Feldes des HDLC-Datenübertragungsblocks und das Löschen des Datenübertragungsblocks, wenn die Prüfung fehlschlägt, das Analysieren des Steuerfelds des HDLC-Datenübertragungsblocks und das Löschen des Datenübertragungsblocks, wenn er nicht mit dem zweiten Kommunikationsprotokoll bzw. dem ersten Kommunikationsprotokoll in Einklang steht, das Extrahieren einer Zielinformation vom Adreßfeld des HDLC-Datenübertragungsblocks, das Umwandeln im Speichermittel der Anpassungseinrichtung von: sämtlichen Parametern im Steuerfeld und Adreßfeld eines von der mindestens ersten Datenverarbeitungseinrichtung oder Netzwerkschnittstelle kommenden HDLC-Datenübertragungsblocks von einer ersten Bitdarstellung gemäß erstem Kommunikationsprotokoll in eine zweite Bitdarstellung gemäß zweitem Kommunikationsprotokoll, indem Parameter in bezug auf Datenübertragungsblock-Sequentiernumerierung im Steuerfeld des HDLC-Datenübertragungsblocks von einer ersten Darstellung gemäß erstem Kommunikationsprotokoll unter Einbeziehung einer ersten Anzahl von Bits und eines ersten Modulo für Parameterwerte ("eingehendes N(S),N(R)(1. Modulo)") in eine zweite Darstellung gemäß zweitem Kommunikationsprotokoll unter Einbeziehung einer zweiten Anzahl von Bits und eines zweiten Modulo für Parameterwerte ("umgewandeltes N(S),N(R)(2. Modulo)") umgewandelt (1100, 1101) werden, wobei die zweite Anzahl von Bits und der Modulo kleiner als die erste Anzahl von Bits und der Modulo sind, oder sämtlichen Parametern im HDLC-Datenübertragungsblock des von der mindestens zweiten Datenverarbeitungseinrichtung oder Netzwerkschnittstelle kommenden HDLC-Datenübertragungsblocks von der zweiten Bitdarstellung gemäß zweitem Kommunikationsprotokoll unter Einbeziehung der zweiten Anzahl von Bits und des zweiten Modulo für Parameterwerte ("eingehendes N(S),N(R) (2. Modulo)") in die erste Bitdarstellung gemäß erstem Kommunikationsprotokoll unter Einbeziehung der ersten Anzahl von Bits und des ersten Modulo für Parameterwerte ("umgewandeltes N(S),N(R)(1. Modulo)"), indem geprüft wird (1106, 1109), daß zwei berechnete Differenzen zwischen den Werten des letzten "eingehenden N(S),N(R)(2. Modulo)" und des zuvor empfangenen "eingehenden N(S),N(R) (1. Modulo)" den Wert k nicht überschreiten, eine erste Differenz (1104, 1105) zum Wert des letzten "eingehenden N(S),N(R)(2. Modulo)" hinzugefügt wird, um ein "umgewandeltes N(S),N(R) (1. Modulo)" zu erhalten, und eine zweite Differenz (1108) zum Wert des zuvor empfangenen "umgewandelten N(S),N(R)(1. Modulo)" hinzugefügt wird, um ein "eingehendes N(S),N(R)(2. Modulo)" zu erhalten, der umgewandelte Datenübertragungsblock laut Zielinformation, einschließlich des umgewandelten Steuerfelds und Adreßfelds sowie eines unveränderten Informationsfelds, vom Speichermittel zu der mindestens zweiten Datenübertragungseinrichtung oder Netzwerkschnittstelle oder der mindestens ersten Datenübertragungseinrichtung oder Netzwerkschnittstelle übertragen wird, und eine neue FCS berechnet und das FCS-Feld bei der Übertragung des umgewandelten Datenübertragungsblocks aufgefüllt wird.

An adaptation method, in an adaptation device for efficient interconnection of at least one first data processing device or network interface, complying with a first communication protocol of the HDLC type at the layer 2 of the OSI model, and at least one second data processing device or network interface, complying with a second communication protocol of the HDLC type, said at least one first and second data processing devices or network interfaces being connected to said adaptation device, and said first and second communication protocol having an identical HDLC window k, said method comprising: storing a HDLC frame incoming respectively from said at least one first data processing device or network interface, or from said at least one second data processing device or network interface, and checking the FCS Field of said HDLC frame, and discarding said frame when said checking fails, analysing the Control Field of said HDLC frame and discarding said frame when it does not comply respectively with said second communication protocol, or with said first communication protocol, extracting a destination information from the Address Field of said HDLC frame, converting within storage means of said adaptation device, respectively: forwarding the converted frame according to said destination information, including said converted Control Field and Address Field and an unchanged Information Field, from said storage means on to respectively said at least one second data processing device or network interface, or said at least one first data processing device or network interface, and computing a new FCS and filling the FCS Field when forwarding the converted frame.

Hierzu ist bei dem in Fig. 1 dargestellten Ausführungsbeispiel in jeder Schätzeinrichtung 4a, 4b eine Anpassungseinrichtung 2a, 2b vorgesehen.

For this purpose, each estimation circuit 4a, 4b in the exemplary embodiment shown in FIG. 1 comprises a matching circuit 2a, 2b.

Schaltungsanordnung zum Ansteuern eines gemeinsamen Speichers eines aus einzelnen Mikroprozessorsystemen bestehenden Mehrprozessorsystems, bei dem die einzelnen Mikroprozessoren jeweils mittels einer Zuteileinrichtung über einen mikroprozessorsysteminternen bzw. lokalen Bus, eine entsprechende Anpassungseinrichtung und über einen mit allen Mikroprozessorsystemen verbundenen Mehrprozessorbus, auf den ein Mikroprozessorsystem jeweils nur für die Dauer eines systemeigenen Buszugriffszyklus zugreifen kann, auf eine im gemeinsamen Speicher befindliche Datenbasis unter Berücksichtigung zugeteilter Prioritätskennzahlen zugreifen, dadurch gekennzeichnet, daß in jedem Mikroprozessorsystem an einen durch Steuer-, Adreß- und Datenleitungen gebildeten lokalen Bus (LB) die Zuteileinrichtung (ZTE) angeschlossen ist, daß der lokale Bus (LB) in der Zuteileinrichtung (ZTE) auf eine die zyklischen, prioritätskennzahlentsprechenden Mehrprozessorzugriffe steuernde Prioritätszuteileinrichtung (ZPZ) und auf eine den Datenbasiszugriff steuernde Datenbasiszuteileinrichtung (DBZ) geführt wird, daß ein die Information zum Steuern der Prioritätszuteileinrichtung (ZPZ) liefernder Steuerausgang (St) der Datenbasiszuteileinrichtung (DBZ) mit einem Steuereingang (St) der Prioritätszuteileinrichtung (ZPZ) verbunden ist und daß eine die Dauer der Datenbasiszugriffe überwachende Überwachungseinrichtung (ZÜ) über eine eine Information über den Buszugriffsanfang übertragende Leitung (ÜL) bzw. eine eine Information über das Buszugriffsende übertragende Leitung (ÜL) mit der Datenbasiszuteileinrichtung (DBZ) verbunden ist.

Circuit arrangement for controlling a common memory of a multiprocessor system consisting of individual microprocessor systems, in which method the individual microprocessor systems in each case access a data base located in the common memory by means of an allocating device via a microprocessor-system-internal or local bus, a corresponding adapter and via a multi-processor bus connected to all microprocessor systems, which can be accessed by a microprocessor system in each case only for the duration of a system-inherent bus access cycle, taking into consideration allocated priority codes, characterised in that in each microprocessor system, the allocating device (ZTE) is connected to a local bus (LB) formed by control, address and data lines, that the local bus (LB) is connected to a priority allocator (ZPZ) controlling the cyclic multiprocessor accesses corresponding to the priority code in the allocating device (ZTE) and to a data base allocator (DBZ) controlling the data base access, that a control output (St) of the data base allocator (DBZ) supplying the information for controlling the priority allocator (ZPZ) is connected to a control input (St) of the priority allocator (ZPZ) and that a monitoring device (ZÜ) monitoring the duration of the data base accesses is connected via a line (ÜL) transmitting an information item on the bus access start and, respectively, a line (ÜL) transmitting an information item on the bus access end, to the data base allocator (DBZ).

Sprachcodierungsvorrichtung, mit: einem Puffer (22) zum Bilden eines Vektors aus Sprachsignalen, der mehrere Abtastwerte enthält, als eine Einheit einer Rahmenoperation und zum Speichern des Vektors als einen Spracheingangsvektor; einer Amplitudenbegrenzungseinrichtung (23) zum sequentiellen Prüfen der Amplitude jedes im Puffer (22) gespeicherten Spracheingangsvektors, jeweils für einen Rahmen zu einer Zeit, und zum Komprimieren der Amplitude, wenn der Absolutwert der Amplitude einen vorgegebenen Wert übersteigt; einer LPC-Analyseeinrichtung (24) zum Ausführen einer Linearprädiktionsanalyse und zum Berechnen eines LPC-Koeffizienten für jeden von der Amplitudenbegrenzungseinrichtung (23) ausgegebenen Spracheingangsvektor; einer LPC-Parameter-Umsetzungseinrichtung zum Umsetzen jedes durch die LPC-Analyseeinrichtung (24) berechneten LPC-Koeffizienten in einen LSP-Parameter; einer Vektorquantisierungseinrichtung zum Quantisieren des LSP-Parameters unter Verwendung eines Vektorquantisierungsprozesses; einer LPC-Koeffizient-Umsetzungseinrichtung zum Umsetzen des quantisierten LSP-Parameters in einen quantisierten LPC-Koeffizienten; einer Synthetisierungseinrichtung (26) zum Synthetisieren eines synthetischen Sprachvektors auf der Grundlage eines von außen gelieferten Ansteuerungsvektors und des quantisierten LPC-Koeffizienten; einer Verzerrungsdaten-Berechnungseinrichtung (33) zum Berechnen von Verzerrungsdaten durch Subtrahieren des von der Synthetisierungseinrichtung (26) ausgegebenen synthetischen Sprachvektors von dem von der Amplitudenbegrenzungseinrichtung (23) ausgegebenen Spracheingangsvektor; einer Wahrnehmungsgewichtungseinrichtung (34) zum Gewichten der durch die Verzerrungsdaten-Berechnungseinrichtung (33) erhaltenen Verzerrungsdaten; einer Verzerrungsleistung-Berechnungseinrichtung (35) zum Berechnen der Verzerrungsleistung der Verzerrungsdaten mit Bezug auf alle durch die Wahrnehmungsgewichtungseinrichtung (34) gewichteten Verzerrungsdaten; einer Schrittweitenperiodenvektor-Sucheinrichtung (27) zum Speichern mehrerer Schrittweitenperiodenvektoren und zum Wählen eines Schrittweitenperiodenvektors aus den mehreren gespeicherten Schrittweitenperiodenvektoren; einer Rauschsignalformvektor-Sucheinrichtung (28) zum Suchen mehrerer Rauschsignalformvektoren und zum Wählen eines Rauschsignalformvektors aus den mehreren gespeicherten Rauschsignalformvektoren; einer Verstärkungsfaktor-Anpassungseinrichtung (29) zum Berechnen eines Prädiktionsverstärkungsfaktors für jeden durch die Rauschsignalformvektor-Sucheinrichtung (28) gewählten Rauschsignalformvektor; einer Prädiktionsverstärkungsfaktor-Multiplikationseinrichtung (30) zum Multiplizieren des durch die Verstärkungsfaktor-Anpassungseinrichtung (29) berechneten Prädiktionsverstärkungsfaktors mit dem durch die Rauschsignalformvektor-Sucheinrichtung (28) gewählten Rauschsignalformvektor; einer Verstärkungsfaktor-Multiplikationseinrichtung (31) zum Speichern mehrerer Verstärkungsfaktoren und zum Multiplizieren eines aus den mehreren gespeicherten Verstärkungsfaktoren gewählten Verstärkungsfaktors mit dem durch die Schrittweitenperiodenvektor-Sucheinrichtung (27) gewählten Schrittweitenperiodenvektor bzw. mit einem Ausgangsvektor der Prädiktionsverstärkungsfaktor-Multiplikationseinrichtung (30); einer Additionseinrichtung (32) zum Addieren zweier Multiplikationsergebnisse, die durch die Verstärkungsfaktor-Multiplikationseinrichtung (31) erhalten werden, und zum Liefern des Additionsergebnisses an die Synthetisierungseinrichtung (26) als den Ansteuerungsvektor; einer Steuereinrichtung zum Wählen eines Wertes, der die durch die Verzerrungsleistung-Berechnungseinrichtung (35) berechnete Verzerrungsleistung minimiert, wenn ein Schrittweitenperiodenvektor durch die Schrittweitenperiodenvektor-Sucheinrichtung (27) gewählt ist, ein Rauschsignalformvektor durch die Rauschsignalformvektor-Sucheinrichtung (28) gewählt ist und ein Verstärkungsfaktor durch die Verstärkungsfaktor-Multiplikationseinrichtung (31) gewählt wird ist; und einer Codeausgabeeinrichtung (36) zum Codieren verarbeiteter Informationen, die durch die strukturellen Einrichtungen erhalten werden, in Bitreihen, zum Addieren einer Fehlerkorrekturcodierung, falls notwendig, und dann zum Übertragen der codierten Bitreihe; wobei die Verstärkungsfaktor-Anpassungseinrichtung (29) den Prädiktionsverstärkungsfaktor durch Ausführen einer Linearprädiktionsanalyse auf der Grundlage der Leistung eines Ausgangsvektors einer Prädiktionsverstärkungsfaktor-Multiplikationseinrichtung (30), die mit einem Verstärkungsfaktor während der Verarbeitung der Verstärkungsfaktor-Multiplikationseinrichtung (31) für den laufenden Rahmen multipliziert wird, und der Leistung eines Ausgangsvektors einer Prädiktionsverstärkungsfaktor-Multiplikationseinrichtung (30), die durch einen Verstärkungsfaktor während der Verarbeitung der Verstärkungsfaktor-Multiplikationseinrichtung (31) für einen vergangenen Rahmen multipliziert wird, berechnet.

A speech coding apparatus comprising: a buffer (22) for forming a vector from speech signals comprising a plurality of samples as a unit of frame operation, and storing said vector as a speech input vector; an amplitude limiting means (23) for sequentially checking, one frame at a time, the amplitude of each speech input vector stored in said buffer (22), and compressing said amplitude when the absolute value of said amplitude exceeds a predetermined value; an LPC analyzing means (24) for conducting linear prediction analysis and calculating an LPC coefficient for each speech input vector outputted by means of said amplitude limiting means (23); an LPC parameter converting means for converting each LPC coefficient calculated by means of said LPC analyzing means (24) into an LSP parameter; a vector quantizing means for quantizing said LSP parameter by means of using a vector quantizing process; an LPC coefficient converting means for converting said quantized LSP parameter into a quantized LPC coefficient; a synthesizing means (26) for synthesizing a synthetic speech vector based on a driving vector supplied from the exterior, and said quantized LPC coefficient; a distortion data calculating means (33) for calculating distortion data by means of subtracting said synthetic speech vector outputted by means of said synthesizing means (26) from said speech input vector outputted by means of said amplitude limiting means (23); a perceptual weighting means (34) for weighting said distortion data obtained by means of said distortion data calculating means (33); a distortion power calculating means (35) for calculating the distortion power of said distortion data with regard to each distortion data weighted by means of said perceptual weighting means (34); a pitch period vector searching means (27) for storing a plurality of pitch period vectors, and for selecting one pitch period vector from among said plurality of stored pitch period vectors; a noise waveform vector searching means (28) for storing a plurality of noise waveform vectors, and for selecting one noise waveform vector from among said plurality of stored noise waveform vectors; a gain adapting means (29) for calculating a prediction gain for each noise waveform vector selected by means of said noise waveform vector searching means (28); a prediction gain multiplying means (30) for multiplying said prediction gain calculated by means of said gain adapting means (29) by said noise waveform vector selected by means of said noise waveform vector searching means (28); a gain multiplying means (31) for storing a plurality of gains, and for respectively multiplying a gain selected from among said plurality of stored gains by said pitch period vector selected by means of said pitch period vector searching means (27) and an output vector of said prediction gain multiplying means (30); an adding means (32) for adding two multiplication results obtained by means of said gain multiplying means (31), and supplying said addition result to said synthesizing means (26) as said driving vector; a control means for selecting a value which will minimize said distortion power calculated by means of said distortion power calculating means (35) when selecting a pitch period vector by means of said pitch period vector searching means (27), selecting a noise waveform vector by means of said noise waveform vector searching means (28), and selecting a gain by means of said gain multiplying means (31); and a code outputting means (36) for encoding processed information obtained by means of said structural means into bit series, adding as necessary error correctional coding, and then transmitting said encoded bit series; wherein said gain adapting means (29) calculates said prediction gain by means of conducting linear prediction analysis based on the power of an output vector of a prediction gain multiplying means (30) multiplied by a gain during the processing of gain multiplying means (31) for the current frame, and the power of an output vector of a prediction gain multiplying means (30) multiplied by a gain during the processing of gain multiplying means (31) for a past frame.

Verfahren zum Ansteuern eines gemeinsamen Speichers eines aus einzelnen Mikroprozessorsystemen bestehenden Mehrprozessorsystems, bei dem die einzelnen Mikroprozessoren jeweils mittels einer Zuteileinrichtung über einen mikroprozessorsysteminternen bzw. lokalen Bus, eine entsprechende Anpassungseinrichtung und über einen mit allen Mikroprozessorsystemen verbundenen Mehrprozessorbus, auf den ein Mikroprozessorsystem jeweils nur für die Dauer eines systemeigenen Buszugriffszyklus zugreifen kann, auf eine im gemeinsamen Speicher befindliche Datenbasis unter Berücksichtigung zugeteilter Prioritätskennzahlen zugreifen, dadurch gekennzeichnet , daß eines der Mikroprozessorsysteme derart als Hauptprozessorsystem (HP) und die verbleibenden Mikroprozessorsysteme derart als Nebenprozessorsysteme (NP) gesteuert werden, daß die im gemeinsamen Speicher (Sp) gespeicherte Datenbasis nur durch das Hauptprozessorsystem (HP) aktualisierbar, die Datenbasisinformationen dagegen von allen Mikroprozessorsystemen lesbar ist, daß die Zuteileinrichtung (ZTE) im Hauptprozessorsystem (HP) vorgesehen ist und daß an die Zuteileinrichtung (ZTE) alle Mikroprozessorsysteme ihre Buszugriffsanforderungen mittels entsprechender Informationen jeweils über hierfür vorgesehene Anforderungsleitungen (A) übermitteln, daß in der Zuteileinrichtung (ZTE) der Mehrprozessorbus (MPB) zyklisch in einer durch die Prioritätskennzahlen vorgegebenen Reihenfolge jedem Mikroprozessorsystem zugeteilt wird und eine die Zuteilung repräsentierende Information an jedes Mehrprozessorsystem über jeweils hierfür vorgesehene Zuteilleitungen (Z) übertragen wird, daß vor dem Zugriff des Hauptprozessorsystems (HP) auf den Basisbereich (DBSp) im Sinne der Aktualisierung der Datenbasis das Hauptprozessorsystem (HP) über den Mehrprozessorbus (MPB) jedem Nebenprozessorsystem (NP) eine Meldung (M1) übermittelt, wodurch der Zugriff aller Nebenprozessorsysteme (NP) auf den Mehrprozessorbus (MPB) bzw. den Basisbereich (DBSp) solange verhindert wird, bis die Aktualisierung der Datenbasis durch das Hauptprozessorsystem (HP) erfolgt oder der aktuelle Zugriff mittels einer hierfür vorgesehenen Überwachungseinrichtung (ZÜ) beendet und einem weiteren Nebenprozessorsystem (NP) prioritätskennzahlenentsprechend der Mehrprozessorbuszugriff zugeteilt ist, daß vor dem Zugriff eines Nebenprozessorsystems (NP) auf den Basisbereich (DBSp) im Sinne des Lesens der Datenbasisinformationen das jeweilige Nebenprozessorsystem (NP) dem Hauptprozessorsystem (HP) über den Mehrprozessorbus (MPB) eine Meldung (M2) übermittelt, wodurch der Zugriff des Hauptprozessorsystems (HP) auf den Mehrprozessorbus (MPB) bzw. den Basisbereich (DBSp) im Sinne des Aktualisierens der Datenbasis solange verhindert wird, bis alle prioritätskennzahlenentsprechend vor dem zugreifenden Nebenprozessorsystem (NP) liegenden Nebenprozessorsysteme (NP) jeweils ihren Zugriff auf den Basisbereich (DBSp) oder die Überwachungseinrichtung (ZÜ) einen aktuellen Zugriff beenden und dem Hauptprozessorsystem (HP) den Zugriff zum Basisbereich (DBSp) gewährt.

Method for controlling a common memory of a multiprocessor system comprising individual microprocessor systems, in which method the individual microprocessors in each case access a data base located in the common memory by means of an allocating device via a microprocessor-system-internal or local bus, a corresponding adapter and via a multiprocessor bus connected to all microprocessor systems, which can be accessed by a microprocessor system in each case only for the duration of a system-inherent bus access cycle, taking into consideration allocated priority codes, characterised in that one of the microprocessor systems is controlled as the main processor system (HP) and the remaining microprocessor systems are controlled as secondary processor systems (NP) in such a manner that the data base stored in the common memory (Sp) can only be updated by the main processor system (HP) but the data base information items can be read by all microprocessor systems, that the allocating device (ZTE) is provided in the main processor system (HP) and that all microprocessor systems transmit their bus access requests to the allocating device (ZTE) by means of corresponding information items in each case via request lines (A) provided for this purpose, that in the allocating device (ZTE), the multiprocessor bus (MPB) is cyclically allocated to each microprocessor system in an order predetermined by the priority codes and an information item representing the allocation is transmitted to each multiprocessor system via allocation lines (Z) provided in each case for this purpose, that before the main processor system (HP) accesses the base region (DBSp) for updating the data base, the main processor system (HP) transmits to each secondary processor system (NP) via the multiprocessor bus (MPB) a message (M1) by means of which the access of all secondary processor systems (NP) to the multiprocessor bus (MPB) or, respectively, the base region (DBSp) is prevented until the data base is updated by the main processor system (HP) or the current access has been ended by means of a monitoring device (ZÜ) provided for this purpose and the multiprocessor bus access has been allocated to another secondary processor system (NP) in accordance with the priority code, that before a secondary processor system (NP) accesses the base region (DBSp) for reading the data base information items, the respective secondary processor system (NP) transmits a message (M2) to the main processor system (HP) via the multiprocessor bus (MPB), as a result of which the access of the main processor system (HP) to the multiprocessor bus (MPB) or, respectively, the base region (DBSp) for updating the data base is prevented until all secondary processor systems (NP), which are before the accessing secondary processor system (NP) in accordance with the priority code, in each case end their access to the base region (DBSp) or the monitoring device (ZÜ) ends a current access and grants the main processor system (HP) access to the base region (DBSp).