Ausgabesignal

Ausgabesignal „Time-To-Collision (TTC)“: Verbleibende Zeit bis zum Eintreten einer Kollision mit dem kollisionskritischsten Zielobjekt.

Output signal "Time-To-Collision (TTC)": Remaining time up to the point of a collision with the collision most critical target.

Ausgabesignal „Alive“: Standardabsicherung Alivezähler laut Definition per Lastenheft „Allgemeine Bordnetzkommunikation“.

Output signal "Alive": standard hedge Alivezähler as defined by specification "General Board network communication".

Zeitgeber/Zähler mit: einem Betriebskontroller (36), der mit einem Datenbus (20) verbunden ist, zum Empfangen einer Steuerinformation zum Erzeugen von Steuersignalen für einen ausgewählten Betriebsmodus des Zeitgeber/Zählers, einem Registerblock (10), der mit einem internen Bus (18) verbunden ist, mit einer Anzahl von Zählregistern (14A, 14D), einer entsprechenden Anzahl von Zeitgeberregistern (16A, 16D), die verschiedene Einstellwerte speichern, und einer Pufferschaltung (12), durch die die Zählregister und die Zeitgeberregister mit dem internen Bus (18) verbunden sind, einem Inkrementer (22), der durch den Betriebskontroller (36) gesteuert wird und mit dem internen Bus verbunden ist, zum Empfang eines Wertes auf dem internen Bus, und mit einer Halteeinrichtung (24) verbunden ist, zur Ausgabe entweder des vergrößerten empfangenen Wertes, falls ein Zähltakt aktiv ist, oder des empfangenen Wertes ohne Inkrement, falls dem nicht so ist, wobei die Halteeinrichtung (24) durch den Betriebskontroller (36) gesteuert ist, um den vom Inkrementer (22) ausgegebenen Wert zu halten, um den gehaltenen Wert über den internen Bus (18) zur Pufferschaltung (12) auszugeben, wobei die Pufferschaltung (12), der Inkrementer (22) und die Halteeinrichtung (24) durch den Betriebskontroller (36) derart gesteuert werden, daß sie aufeinanderfolgend und zyklisch an den jeweiligen Zählregistern in zeitgeteilter Weise einen solchen Vorgang durchführen, daß ein Wert aus einem der Zählregister auf den internen Bus (18) gelesen wird, so daß er durch den Inkrementer (22) empfangen wird, und der vom Inkrementer (22) ausgegebene Wert in der Halteeinrichtung gehalten wird und dann der in der Halteeinrichtung gespeicherte Wert in dasselbe Zählregister eingeschrieben wird, wobei der Betrieb jeweils an einem Zählregister in einer entsprechenden Zählstufe eines Zählzyklus durchgeführt wird, einem Koinzidenzflag (26), das mit dem Registerblock (10) gekoppelt ist und eine Anzahl von Ausgängen aufweist, die jeweils der Anzahl von Zeitgeber-Registern entsprechen, wobei jedes ein Ausgabesignal liefert, das auf einen aktiven Pegel gebracht wird, wenn das entsprechende Zeitgeber-Register eine Datenübereinstimmung erfaßt, so daß, falls der in ein entsprechendes Zählregister einzuschreibende Wert mit dem Inhalt übereinstimmt, der vorher in dem entsprechenden Zeitgeber-Register eingestellt wurde, ein entsprechender der Anzahl von Ausgängen des Koinzidenzflags (26) auf einen aktiven Pegel durch das entsprechende Zeitgeber-Register gebracht wird, einem Löschkontroller (32), der mit dem Koinzidenzflag verbunden ist, um das Zählregister zu löschen, das einen Zählwert in Übereinstimmung mit dem Wert des entsprechenden Zeitgeber-Registers aufweist, dadurch gekennzeichnet , daß jedes Zeitgeber-register (16A, 16D) eine Anordnung von inhalts-adressierbaren Speicherzellen aufweist, so daß jedes Zeitgeber-Register eine Vergleichsfunktion zum Durchführen einer Koinzidenz-Erfassung zwischen dem Wert auf dem internen Bus (18), der in ein entsprechendes Zählerregister einzuschreiben ist, und dem Inhalt aufweist, der vorher in dem Zeitgeber-Register selbst eingestellt wurde, bei jeder entsprechenden Zählstufe eines Zählzyklus, bei dem der Wert auf dem internen Bus (18) in ein entsprechendes Zählregister einzuschreiben ist, wobei der Löschkontroller (32) die Halteeinrichtung in der entsprechenden Zählstufe des Zählzyklus anschließend an den Zählzyklus, in dem die Koinzidenz erfaßt wurde, löscht, so daß der gelöschte Inhalt der Halteeinrichtung geladen und in das entsprechende Zählregister eingeschrieben wird.

A timer/counter comprising: an operation controller (36) coupled to a data bus (20) for receiving a control information for generating control signals for a selected operation mode of the timer/counter, a register block (10) coupled to an internal bus (18) inducling a plurality of count registers (14A-14D), a corresponding number of timer registers (16A-16D) storing various set values, and a buffer circuit (12) through which the count registors and the timer registers are coupled to said internal bus (18); an incrementer (22) controlled by the operation controller (36) and coupled to the internal bus to receive a value on the internal bus and coupled to a latch (24) to output either the received value incremented, if a count clock is active, or the received value without increment, if not so; said latch (24) being controlled by the operation controller (36) to latch the value outputted from the incrementer (22) so as to output the latched value through the internal bus (18) to the buffer circuit (12), the buffer circuit (12), the incrementer (22) and the latch (24) being controlled by the operation controller (36) so as to sequentially and cyclicly execute on the respective count registers in a time division manner such an operation that a value is read from one of the count registers to the internal bus (18) so as to be received by the incrementer (22), and the value outputted from the incrementer (22) is latched in the latch, and then, the value stored in the latch is written into the same count register, said operation respectively being executed on a count register in a corresponding count stage of a count cycle; a coincidence flag (26) coupled to the register block (10) and having a plurality of outputs which correspond to the plurality of timer registers, respectively, and each of which supplies an output signal which is brought to an active level when the corresponding timer register detects a data coincidence, so that if the value to be written into a corresponding count register is coincident with the content previously set in the corresponding timer register, a corresponding one of the plurality of outputs of said coincidence flag (26) is brought to an active level by the corresponding timer register, a clear controller (32) coupled to the conicidence flag so as to clear the count register having a count value in coincidence with the value of the corresponding timer register; characterized in that each timer register (16A-16D) includes an array of content addressable memory cells so that each timer register has a comparison function for executing a coincidence detection between the value on the internal bus (18) to be written into a corresponding count register and the content previously set in the timer register itself, at each corresponding count stage of a count cycle in which the value on the internal bus (18) is to be written into a correponding count register, said clear controller (32) clearing the latch in the corresponding count stage of the count cycle next to the count cycle in which the coincidence is detected, so that the cleared content of the latch is loaded and written into the corresponding count register.

Vorrichtung zum Vorverzerren einer Übertragungskennlinie eines Signalsverarbeitungsschaltkreises (200), wobei die Vorrichtung umfasst: a) Vergleichsmittel (71) zum Erhalten einer Differenz zwischen einem Eingabesignal des Signalverarbeitungsschaltkreises (200) und einem Eingabesignal eines Vorverzerrungsmittels (15), wobei das Eingabesignal durch die Vorverzerrungsmittel (15) gefiltert wird und das Ausgabesignal der Vorverzerrungsmittel (15) in den Signalverarbeitungsschaltkreis (200) eingegeben wird; b) Näherungsmittel (72, 73) zum Berechnen einer Näherung des Gradienten des Erwartungswerts des Quadrats der Differenz basierend auf der erhaltenen Differenz und einer Näherung der Übertragungskennlinie; und c) Aktualisierungsmittel (72) zum Erhalten von Steuerwerten, die in die Vorverzerrungsmitteln (15) eingegeben werden, basierend auf dem genäherten Gradienten; d) wobei die Näherungsmittel (72, 73) eingerichtet sind, die Übertragungskennlinie als eine Verzögerungsfunktion (73) anzunähern.

An apparatus for pre-equalizing a transmission characteristic of a signal processing circuitry (200), said apparatus comprising: a) comparing means (71) for obtaining a difference between an output signal of said signal processing circuitry (200) and an input signal of a pre-equalizing means (15), wherein said input signal is filtered by said pre-equalizing means (15) and the output signal of said pre-equalizing means (15) is input to said signal processing circuitry (200); b) approximation means (72, 73) for calculating an approximation of the gradient of the expectation of the square of said difference based on said obtained difference and an approximation of said transmission characteristic; and c) updating means (72) for obtaining control values supplied to said pre-equalizing means (15), based on said approximated gradient; d) wherein said approximation means (72, 73) is arranged to approximate said transmission characteristic as a delay function (73).

Vorverzerrungsverfahren für eine Übertragungskennlinie eines Signalverarbeitungsschaltkreises (200), wobei das Verfahren die Schritte umfasst: a) Erhalten einer Differenz zwischen einem Ausgabesignal, des Signalverarbeitungsschaltkreises (200) und einem Eingabesignal einer Vorverzerrungsfunktion (15), wobei das Eingangssignal durch die Vorverzerrungsfunktion (15) gefiltert wird und das Ausgabesignal der Vorverzerrungsfunktion (15) eine Eingabe für den Signalverarbeitungsschaltkreis (200) ist; b) Berechnen einer Näherung des Gradienten des Erwartungswerts des Quadrats der Differenz basierend auf der erhaltenen Differenz und einer Näherung der Übertragungskennlinie; und c) Aktualisieren von Steuerwerten der Vorverzerrungsfunktion (15) basierend auf dem genäherten Gradienten, d) wobei die Übertragungskennlinie als eine Verzögerungsfunktion angenähert wird.

A method of pre-equalizing a transmission characteristic of a signal processing circuitry (200), said method comprising the steps of: a) obtaining a difference between an output signal of said signal processing circuitry (200) and an input signal of a pre-equalizing function (15), wherein said input signal is filtered by said pre-equalizing function (15) and the output signal of said pre-equalizing function (15) is input to said signal processing circuitry (200); b) calculating an approximation of the gradient of the expectation of the square of said difference based on said obtained difference and an approximation of said transmission characteristic; and c) updating control values of said pre-equalizing function (15) based on said approximated gradient, d) wherein said transmission characteristic is approximated as a delay function.

Videosignal-Aufzeichnungs- und Wiedergabevorrichtung, in der Videosignale einer Vielzahl von Fernsehsystemen, bei denen die Anzahl von Abtastzeilen pro Rahmen unterschiedlich sind, auf ein/von einem Magnetband (102) aufgezeichnet oder wiedergegeben werden, und zwar durch Schrägabtastverfahren unter Verwendung von Magnetköpfen (103, 104), die an einer Drehtrommel (101) angebracht sind, wobei die Vorrichtung aufweist: (a) einen A/D-Wandler (11) zum Umwandeln von eingegebenen Videosignalen in digitale Signale; (b) einen Pufferspeicher (16) zum vorübergehenden Speichern der digitalen Signale, die von dem A/D-Wandler (11) ausgegeben wurden; (c) eine Einrichtung (9) zum Unterscheiden des Fernsehsystems des eingegebenen Videosignals oder eines Eingangsanschlusses (10) eines Unterscheidungssignals, welches das Fernsehsystem des eingegebenen Videosignals kennzeichnet; (d) eine Adreßsteuerschaltung (17) zum Bestimmen eines Anfangspunkts und eines Endpunkts effektiver, auf dem Magnetband (102) aufzuzeichnender Zeilen gemäß dem Unterscheidungssignal des Fernsehsignals, wenn das digitale Signal, welches von dem A/D-Wandler (11) ausgegeben wurde, in den Pufferspeicher (16) geschrieben wurde oder daraus ausgelesen wurde, und zum Steuern von Adressen in dem Pufferspeicher (16); (e) einen D/A-Wandler (18) zum Umwandeln des digitalen Signals, welches aus dem Pufferspeicher (16) ausgelesen wurde, in das analoge Signal; (f) eine Steuersignal-Erzeugungsschaltung (9) zum Liefern von Takten einer vorbestimmten Frequenz an den A/D-Wandler (11), den Pufferspeicher (16), die Adreßsteuerschaltung (17) bzw. den D/A-Wandler (18) gemäß dem Unterscheidungssignal, welches das Fernsehsignal des eingegebenen Videosignals kennzeichnet; (g) eine Frequenzmodulationsschaltung (19) zum Frequenzmodulieren des analogen Ausgabesignals des D/A-Wandlers (18), so daß ein frequenzmoduliertes Signal eine vorbestimmte Frequenzzuweisung gemäß dem Fernsehsystem-Unterscheidungssignal hat; und (h) einen Aufzeichnungsverstärker (20) zum Verstärken einer Ausgabe der Frequenzmodulationsschaltung (19) bis zu einem vorbestimmten Pegel, wobei ein Ausgabesignal des Aufzeichnungsverstärkers (20) an die Magnetköpfe (103, 104) geliefert wird, und wobei die Anzahl effektiver Zeilen pro Rahmen, die auf das Magnetband (102) aufgezeichnet werden, auf einen vorbestimmten Wert ungeachtet des Systems des eingegebenen Videosignals eingestellt wird.

A video signal recording and reproducing apparatus in which video signals of a plurality of television systems in which the numbers of scanning lines per frame are different are recorded or reproduced onto/from a magnetic tape (102) by an oblique scanning method by using magnetic heads (103, 104) attached to a rotary drum (101), comprising: (a) an A/D converter (11) for converting input video signals into digital signals; (b) a buffer memory (16) for temporarily storing the digital signals which were output from the A/D converter (11); (c) means (9) for discriminating the television system of the input video signal or an input terminal (10) of a discrimination signal indicative of the television system of the input video signal; (d) an address control circuit (17) for deciding a start point and an end point of effective lines to be recorded onto the magnetic tape (102) in accordance with the discrimination signal of the television system when the digital signal which was output from the A/D converter (11) is written into or read out from the buffer memory (16) and for controlling addresses in the buffer memory (16); (e) a D/A converter (18) for converting the digital signal which was read out of the buffer memory (16) into the analog signal; (f) a control signal producing circuit (9) for supplying clocks of a predetermined frequency to the A/D converter (11), buffer memory (16), address control circuit (17), and D/A converter (18), respectively, in accordance with the discrimination signal indicative of the television system of the input video signal; (g) a frequency modulating circuit (19) for frequency modulating the analog output signal of the D/A converter (18) so that a frequency modulated signal has a predetermined frequency allocation in accordance with the television system discrimination signal; and (h) a recording amplifier (20) for amplifying an output of the frequency modulating circuit (19) until a predetermined level, wherein an output signal of the recording amplifier (20) is supplied to the magnetic heads (103, 104), and the number of effective lines per frame which are recorded onto the magnetic tape (102) is set to a predetermined value irrespective of the system of the input video signal.

Für das Eingabe-/Ausgabesignal gelten die folgenden Zeitdiagramme:

The input/output signal shall comply with the following timing diagrams:

Magnetisches Blasenspeichermodul welches aufweist: (a) einen rechteckigen, ringförmigen Kern (COR) mit zwei Paaren gegenüberliegender Seiten, welche jeweils von einem Paar Drähten (COI) umwickelt sind; (b) Magnetisches Blasenspeicherchip (CHI), welches an einer von dem Kern (COR) umgebenen Stelle angeordnet ist, daß es weiterhin aufweist: (c) ein biegsames Substrat (FPC), auf welchem das magnetische Blasenspeicherchip (CHI) sitzt und welches selbiges elektrisch verbindet zum Herarführen von Eingabe- und Ausgabesignal an das chip (CHI) aus einem Gehäuse (RFS) zum Eingrenzen des umlaufenden Magnetfeldes heraus, wobei das das umlaufende Magnetieldeingrenzende Gehäuse (RFS) den Kern, das Chip (CHI) und das biegame Substrat (FPC) beherbergt, (d) ein Paar magnetischer Körper (BIM , BIM ), welche an den oberen und unteren Außenflächen des das umlaufende Magnetfeld eingrenzenden Gehäuses (RFS) montiert sind, und (e) geneigte Abschnitte, welche an dem das umlaufende Magnetfeld eingrenzenden Gehäuse (RFS) an Stellen ausgebildet sind, an denen das Paar magnetischer Körper (BIM , BIM ,) montiert ist, wobei die geneigten Abschnitte verursachen, daß das Paar magnetischer Körper (BIM , BIM ), um einen vorbestimmten Winkel zu dem Chip (CHI) in dem Gehäuse (RFS) geneigt sind, wobei die geneigten Abschnitte des Gehäuses (RFS) durch eine variierende Plattendicke des Gehäuses (RFS) bereitgestellt werden.

A magnetic bubble memory module comprising: (a) a rectangular annular core (COR) having two pairs of opposite sides wound by a pair of wires (COi), respectively; (b) a magnetic bubble memory chip (CHi) disposed at a position surrounded by said core (COR) characterised in that it further comprises: (c) a flexible substrate (FPC) loading said magnetic bubble memory chip (CHi) and electrically connecting the same for leading input and output signals to said chip (CHi) out of a case (RFS) for confining revolving magnetic field, said revolving-magnetic-field confining case (RFS) accommodating said core, said chip (CHi) and said flexible substrate (FPC) (d) a pair of magnetic bodies (BiM , BiM ) mounted on upper and lower outside surfaces of said revolving-magnetic-field confining case (RFS), and (e) inclined portions formed on said revolving-magnetic-field confining case (RFS) at positions at which said pair of magnetic bodies (BiM , BiM ) are mounted, said inclined portions causing said pair of magnetic bodies (BiMa, BiMb) to be inclined at a predetermined angle to said chip (CHi) in said case (RFS), said inclined portions of said case (RFS) being provided by a varying plate thickness of said case (RFS).