Basisadresse

Computersystem, das umfaßt: (a) eine Zentraleinheit (110); (b) ein Speichersystem (112) mit einem virtuellen Adreßraum, der von virtuellen Adressen referenzierte Daten enthält, und einem physischen Adreßraum, der von physischen Adressen referenzierte Daten enthält; (c) von physischen Adressen referenzierte Daten, die einen vorausgewählten, von virtuellen Adressen referenzierten Datenabschnitt umfassen, derart daß die virtuellen Adressen des von virtuellen Adressen referenzierten Datenabschnitts entsprechende physische Adressen aufweisen; (d) einen angrenzenden Seitentabellen-Speicherraum im physischen Adreßraum, wobei der Seitentabellen-Speicherraum von physischen Adressen, die Stellen im Seitentabellen-Speicherraum lokalisieren, referenziert ist, wobei alle Stellen entsprechende physische Adresseninformationen für die vorausgewählten virtuellen Adressen des vorausgewählten Abschnitts der von virtuellen Adressen referenzierten Daten enthält; (e) einen Übersetzungsmechanismus (111) zum Übersetzen von durch die Zentraleinheit generierten virtuellen Adressen in entsprechende physische Adressen; (f) wobei der Übersetzungsmechanismus (111) derart zwischen die Zentraleinheit und das Speichersystem geschaltet ist, daß die von der Zentraleinheit generierten virtuellen Adressen in entsprechende physische Adressen übersetzt werden und die entsprechenden physischen Adressen an den physischen Adreßraum des Speichersystems zum Holen der von den physischen Adressen referenzierten Daten übertragen werden; (g) wobei der Übersetzungsmechanismus (111) einen Übersetzungspuffer umfaßt, der vorausgewählte Abschnitte des Seitentabellen-Speicherraums enthält, um entsprechende physische Adressinformationen an den Übersetzungsmechanismus zu liefern; (h) ein virtuelles Basisadreßregister mit einer virtuellen Basisadresse eines Satzes von angrenzenden virtuellen Adressen, die den physischen Adressen entsprechen, die zum Referenzieren des angrenzenden Seitentabellen-Speicherraums des physischen Adreßraums verwendet werden; (i) ein Seitentabellen-Prototypregister mit festen Verschiebeinformationen zwischen einer ersten physischen Adresse, die die Basis des angrenzenden Seitentabellen-Speicherraums im physischen Adreßraum lokalisiert, und der im virtuellen Basisadreßregister enthaltenen virtuellen Basisadresse; und (k) wobei die Einrichtung zum Laden des Übersetzungspuffers mit der Zentraleinheit (110), dem virtuellen Basisadreßregister und dem Seitentabellen-Prototypregister derart verbunden ist, daß die Einrichtung zum Laden des Übersetzungspuffers folgendes kann: Computersystem nach Anspruch 1, wobei der Übersetzungsmechanismus (111) so arbeitet, daß er eine in den Übersetzungspuffer zu ladende Null-Abbildungsinformation generiert, um eine Null-Abbildungsinformation an den Übersetzungspuffer zu liefern.

A computer system, which comprises (a) a central processing unit (110); (b) a memory system (112) having a virtual address space containing data referenced by virtual addresses and a physical address space containing data referenced by physical addresses; (c) the data referenced by physical addresses comprising a preselected portion of the data referenced by virtual addresses such that the virtual addresses, of the preselected portion of data referenced by virtual addresses, have corresponding physical addresses; (d) a contiguous page table memory space in said physical address space, said page table memory space being referenced by physical addresses which locate locations in the page table memory space, each of the locations containing corresponding physical address information for preselected ones of the virtual addresses of the preselected portion of the data referenced by virtual addresses; (e) a translation mechanism (111) for translating virtual addresses generated by the central processing unit to the corresponding physical addresses; (f) said translation mechanism (111) being coupled between the central processing unit and the memory system such that the virtual addresses generated by the central processing unit are translated to the corresponding physical addresses, which corresponding physical addresses are transmitted to the physical address space of the memory system to fetch data referenced by the physical addresses; (g) said translation mechanism (111) including a translation buffer containing preselected portions of said page table memory space to provide corresponding physical address information to the translation mechanism; (h) a base virtual address register containing a base virtual address of a set of contiguous virtual addresses corresponding to the physical addresses used to reference the contiguous page table memory space of the physical address space; (i) a page table prototype register containing fixed offset information between a first physical address locating the base of the contiguous page table memory space in the physical address space and the base virtual address contained in the base virtual address register; and (j) a means for loading the translation buffer with the preselected portions of the page table memory space; (k) the means for loading the translation buffer being coupled to the central processing unit (110), the base virtual address register and the page table prototype register such that the means for loading the translation buffer can: A computer system as claimed in claim 1 wherein the translation mechanism (111) operates to generate null mapping information to be loaded into the translation buffer to provide null mapping information to the translation mechanism.

Verfahren zum Laden eines Übersetzungspuffers eines Computersystems, wobei das Computersystem einen virtuellen Speicherraum mit von virtuellen Adressen referenzierten Daten und einen physischen Speicherraum mit von physischen Adressen referenzierten Daten umfaßt; wobei einige der virtuellen Adressen eine entsprechende physische Adresse aufweisen, der Übersetzungspuffer mit virtuellen Adresseninformationen und entsprechenden physischen Adresseninformationen geladen ist und das Verfahren folgende Schritte aufweist: (a) Liefern eines angrenzenden Seitentabellen-Speicherraums im physischen Speicherraum, wobei der Seitentabellen-Speicherraum von physischen Adressen referenziert wird, die Stellen mit den virtuellen Adresseninformationen entsprechenden, physischen Adresseninformationen lokalisieren; (b) Liefern eines virtuellen Basisadreßregisters mit einer virtuellen Basisadresse eines Satzes von angrenzenden virtuellen Adressen, die den für die Referenzierung des angrenzenden Seitentabellen-Speicherraums des physischen Adreßraums verwendeten physischen Adressen entsprechen; (c) Liefern eines Seitentabellen-Eintragsprototypregisters mit festen Verschiebeinformationen zwischen einer die Basis des angrenzenden Seitentabellen-Speicherraums im physischen Speicherraum lokalisierenden ersten physischen Adresse und der im virtuellen Basisadreßregister enthaltenen virtuellen Basisadresse; und (d) Betreiben des Computersystems für das Laden des Übersetzungspuffers durch:

A method for loading a translation buffer of a computer system, which computer system includes a virtual memory space having data referenced by virtual addresses and a physical memory space having data referenced by physical addresses; certain ones of the virtual addresses having a corresponding physical address, the translation buffer being loaded with virtual address information and corresponding physical address information, the method comprising the steps of: (a) providing a contiguous page table memory space in the physical memory space, the page table memory space being referenced by physical addresses which locate locations containing physical address information corresponding to virtual address information; (b) providing a base virtual address register containing a base virtual address of a set of contiguous virtual addresses corresponding to the physical addresses used to reference the contiguous page table memory space of the physical address space; (c) providing a page table entry prototype register containing fixed offset information between a first physical address locating the base of the contiguous page table memory space in the physical address space and the base virtual address contained in the base virtual address register; and (d) operating the computer system to load the translation buffer by

Speicherplatz-Übersetzungsvorrichtung zur Emulation eines ersten DP-(Datenverarbeitungs)-Systems (10) auf einem zweitem DP-System (54), wobei das erste DP-System einschließt: eine Hardwareplattform (20) mit einer Mehrzahl von Eingabe/Ausgabe-Geräten (26c); einen Speicher (26b) zum Speichern von Daten und Programmen; unterschiedliche Arten von Aufgaben, d.h. zumindest ein einzelnes Benutzerebenenprogramm (Benutzeraufgabe 30), welches Benutzerebenen-Programmoperationen durchführt, und zumindest ein einzelnes Ablaufteil- oder System-Programm (Ablaufteilaufgabe 28), welches Ablaufteil- oder System-Programmoperationen des ersten DP-Systems (10) durchführt, wobei die Benutzeraufgaben (30) und die Ablaufteilaufgaben (28) virtuelle Adressen (126) des ersten DP-Systems erzeugen, welche sich auf Positionen in dem Speicher (26b) des ersten DP-Systems beziehen; eine Eingabe-/Ausgabeebene (18), welche eine Mehrzahl von I/O-Treibern (44) einschließt, zur Steuerung der I/O-Geräte (26c) des ersten DP-Systems in Antwort auf Ablaufteil- und Benutzer-Programmaufgaben-Operationen des ersten DP-Systems; und eine Speicherverwaltungseinheit (46) zur Übersetzung von virtuellen Adressen (126) des ersten DP-Systems in physikalische Adressen in dem Speicher (26b) des ersten DP-Systems; zwei Arten von Speicherbereichen (SYSMEM 110) und (IPOOLS 112), d.h. ein Bereich (110) des Ablaufteil- oder Systemspeichers des ersten DP-Systems zur Verwendung bei Ablaufteilaufgaben (28) des ersten DP-Systems, und zumindest einen Bereich (112) des Benutzerprogrammspeichers des ersten DP-Systems zur Verwendung durch Benutzeraufgaben (30) des ersten DP-Systems, wobei Zugriffsprivilegien auf jeden Speicherbereich des ersten DP-Systems durch die Art der Aufgabe (Ablaufteilprogramm oder Benutzerprogramm) bestimmt werden, die mit einer virtuellen Adresse (126) des ersten DP-Systems verknüpft ist, welche auf den Speicherbereich (110, 112) des ersten DP-Systems Bezug nimmt, und wobei jede virtuelle Adresse (126) des ersten DP-Systems neben der virtuellen Adresse einen Speicherbereichstypwert (binär 0 oder 1) einschließt, welcher die Art des Speicherbereichs des ersten DP-Systems darstellt; wobei die Speicherplatz-Übersetzungsvorrichtung, welche in dem zweiten DP-System (54) integriert ist und angepasst ist, um Speicheroperationen für Ablaufteil- und Benutzerprogrammaufgaben des ersten DP-Systems, welche auf dem zweiten DP-System ablaufen, durchzuführen, gekennzeichnet ist durch : einen Speicher (58b) des zweiten DP-Systems, der als eine Mehrzahl von Speichersegmenten (3, 4, 5 und 6 in Fig. 7) organisiert ist, wobei erste Speichersegmente (3, 4) dazu bestimmt sind, mit Speichergebieten des Ablaufteilprogramms des ersten DP-Systems (SYSMEM 110) zu korrespondieren, und wobei zweite Speichersegmente (5, 6) dazu bestimmt sind, mit Speicherbereichen des Benutzerprogramms des ersten DP-Systems (IPOOLS 112) zu korrespondieren, und wobei jedes Speichersegment weiter dazu bestimmt ist, mit einer einzelnen der Aufgabenarten (Ablaufteilaufgabe oder Benutzeraufgabe) und somit mit einer Art des Speicherebereichs des ersten DP-Systems (Fig. 7) zu korrespondieren; einen Interpretierer (72) zur Zuordnung der virtuellen Adressen (126) des ersten DP-Systems in die Speichersegmente (3, 4, 5, 6) des Speichers (58b) des zweiten DP-Systems, welcher einschließt eine Mehrzahl von Pseudogerätetreibern (74) in dem zweiten DP-System, von denen jeder einzelne mit einem I/O-Gerät (26c) des ersten DP-Systems korrespondiert und mit einem Segmentspeicherpool-Zuordnungsmittel (ADDRXLP 96) verknüpft ist, welches einen Segmentpoolspeicher einschließt, der in dem Speicher (58b) des zweiten DP-Systems angesiedelt ist, zum Speichern von Eingängen mit Segmentbasisadressen, welche die Positionen in dem Speicher (58b) des zweiten DP-Systems identifizieren; wobei die Speicherpoolzuordnungsmittel (ADDRXLP 96) in Antwort auf die Speicherpoolidentifizierer (160) zugreifen, welche mit einer Aufgabe des ersten DP-Systems korrespondieren, welche mit der virtuellen Adresse verknüpft sind und welche in einer Speicherpoolanordnung (162) gespeichert sind, wobei ein Eingang von dem Speichersegment (Fig. 7), zum Bereitstellen einer korrespondierenden Basisadresse, die Position des korrespondierenden Speichersegments (3, 4, 5, 6 in Fig. 7) des Speichers (58b) des zweiten DP-Systems identifiziert.

A memory space translation apparatus for emulating a 1st-DP-system (10) on a 2nd-DP-system (54), the 1st-DP-system including: a hardware platform (20) with a plurality of input/output devices (26c); a memory (26b) for storing data and programs; different types of tasks, i.e. at least one user level program (user task 30) performing user level program operations, and at least one executive or system program (executive task 28) performing executive or system program operations of the 1st-DP-system (10), wherein the user tasks (30) and executive tasks (28) generate 1st-OP-system virtual addresses (126) referring to locations in the 1st-DP-system memory (26b); an input/output level (18) including a plurality of I/O drivers (44) for controlling 1st-DP-system I/O devices (26c) in response to 1st-DP-system executive and user program task operations; and a memory management unit (46) for translating 1st-DP-system virtual addresses (126) into physical addresses in the 1st-OP-system memory (26b); two types of storage areas (SYSMEM 110 and IPOOLS 112), i.e., a 1st-DP-system executive or system memory area (110) for use by the 1st-DP-system executive tasks (28) and at least one 1st-DP-system user program memory area (112) for use by the 1st-DP-system user tasks (30), wherein access privileges to each 1st-DP-system memory area is determined by the type of task (executive program or user program) associated with a 1st-DP-system virtual address (126) referencing the 1st-DP-system memory area (110, 112), and wherein each 1st-DP-system virtual address (126) includes besides the virtual address a memory area type value (binary 0 or 1) representing the type of said 1st-DP-system memory area; the said memory space translation apparatus included in the 2nd-DP-system (54) adapted to perform 1st-DP-system memory operations for 1st-DP-system executive and user program tasks executing on the 2-nd-DP-system, is characterized by : a 2nd-DP-system memory (58b) organized as a plurality of memory segments (3, 4, 5 and 6 in Fig.7), wherein first memory segments (3, 4) are designated to correspond to 1st-DP-system executive program memory areas (SYSMEM 110), and second memory segments (5, 6) are designated to correspond to 1st-DP-system user program memory areas (IPOOLS 112), and wherein each memory segment is further designated to correspond to one of the 1st-DP-system task types (executive task or user task), and thereby to a type of a 1st-DP-system memory area (Fig.7); an interpreter (72) for mapping 1st-DP-system virtual addresses (126) into the said memory segments (3, 4, 5, 6) of the 2nd-DP-system memory (58b), including a plurality of pseudo device drivers (74) in the 2nd-DP-system, each one of them corresponding to a 1st-DP-system I/O device (26c) and being associated with a segment memory pool mapping means (ADDRXLP 96) which includes a segment pool memory residing in the 2nd-DP-system memory (58b) for storing entries with segment base addresses identifying the locations in the 2nd-DP-system memory (58b); said memory pool mapping means (ADDRXLP 96) access in response to memory pool identifiers (160) which correspond to a 1st-DP-system task, which are associated with the virtual address and are stored in a memory pool array (162), an entry from the memory segment (Fig. 7) for providing a corresponding base address identifying the location of the corresponding memory segment (3, 4, 5, 6 in Fig. 7) of the 2nd-DP-system memory (58b).

Man beachte, daß im obigen Beispiel der Wert Null für den Interrupt und die I/O-Basisadresse den oder die Treiber auffordert, eine automatische Hardwareerkennung durchzuführen.

Note that the values of zero for the IRQ and I/O base in the above example tell the driver(s) to autoprobe.