Basiszone

Integrierte Halbleiterschaltungsstruktur, enthaltend: ein Halbleitersubstratmittel mit einem Halbleiterkörperabschnitt (1) eines ersten Leitungstyps und einem Halbleiterschichtabschnitt (2) eines zweiten Leitungstyps auf dem Halbleiterkörperabschnitt, einem PN-Übergang zwischen dem Halbleiterkörperabschnitt des ersten Leitungstyps und dem Halbleiterschichtabschnitt des zweiten Leitungstyps, der den Halbleiterschichtabschnitt des zweiten Leitungstyps von dem Halbleiterkörperabschnitt des ersten Leitungstyps elektrisch isoliert; eine erste Dotierungzone (3) des ersten Leitungstyps in dem Halbleiterschichtabschnitt des zweiten Leitungstyps mit Öffnung zu dessen Oberfläche; eine zweite Dotierungszone (4) des zweiten Leitungstyps innerhalb der ersten Dotierungszone des ersten Leitungstyps mit Öffnung zu der Oberfläche der ersten Dotierungszone; wobei der Halbleiterschichtabschnitt (2), die erste Dotierungszone (3) und die zweite Dotierungszone (4) Kollektor(21) Basis- bzw. Emitterzonen für die Bildung eines vertikalen bipolaren Transistors definieren; eine dritte Dotierungszone (30) des zweiten Leitungstyps in dem Halbleiterschichtabschnitt (2) mit einer höheren Dotierungskonzentration in Bezug zu diesem, wobei die dritte Dotierungszone sich zur Oberfläche des Halbleiterschichtabschnitts (2) öffnet und seitlich im Abstand in Bezug zu der ersten Dotierungszone (3) angeordnet ist; und einen JFET mit Source- und Drain-Zonen, die von der Kollektor-Zone (21) des vertikalen, bipolaren Transistors bzw. von der dritten Dotierungszone (30) gebildet sind und der eine von der Basiszone (3) des vertikalen bipolaren Transistors gebildete Gate-Zone aufweist; dadurch gekennzeichnet, daß eine vierte Dotierungszone (35) des ersten Leitungstyps vorgesehen ist, wobei die vierte Dotierungszone innerhalb der dritten Dotierungszone (30) angeordnet ist und sich zur Oberfläche der dritten Dotierungszone hin öffnet; wobei die vierte Dotierungzone (35) mit dem Halbleiterschichtabschnitt (2) und der ersten Dotierungszone (3) zusammenarbeitet, um jeweils die Emitter-, Basis- und Kollektorzonen eines lateralen bipolaren Transistors zu bilden, der in einer Thyristor-Konfiguration mit dem vertikalen bipolaren Transistor über den JFET verbunden ist; und wobei der JFET den vertikalen bipolaren Transistor befähigt, einem höheren Spannungssignal zu widerstehen, indem ein Abschnürzustand vor dem Einsetzen des Spannungsdurchbruchs zwischen den Kollektor- und Emitterzonen des vertikalen bipolaren Transistors erzielt wird, und wobei der laterale bipolare Transistor die Fähigkeit hat, eine höhere Spannungsbeständigkeit wegen der Verhinderung der Oberflächeninversion durch die dritte Dotierungszone (30) zu erzielen.

An integrated circuit semiconductor structure comprising: semiconductor substrate means including a semiconductor body portion (1) of a first conductivity type and a semiconductor layer portion (2) of a second conductivity type disposed on said semiconductor body portion, a PN junction defined between said semiconductor body portion of said first conductivity type and said semiconductor layer portion of said second conductivity type electrically isolating said semiconductor layer portion of said second conductivity type from said semiconductor body portion of said first conductivity type; a first dopant region (3) of said first conductivity type disposed in said semiconductor layer portion of said second conductivity type and opening onto the surface thereof; a second dopant region (4) of said second conductivity type disposed within said first dopant region of said first conductivity type and opening onto the surface of said first dopant region; said semiconductor layer portions (2), said first dopant region (3), and said second dopant region (4) defining collector (21), base, and emitter regions respectively for providing a vertical bipolar transistor; a third dopant region (30) of said second conductivity type disposed in said semiconductor layer portion (2) and having a higher dopant concentration in relation thereto, said third dopant region opening onto the surface of said semiconductor layer portion (2) and disposed in laterally spaced relationship with respect to said first dopant region (3); and a JFET having source and drain regions respectively provided by the collector region (21) of said vertical bipolar transistor and said third dopant region (30) and having a gate defined by said base region (3) of said vertical bipolar transistor; characterized in that a fourth dopant region (35) of said first conductivity type is provided, said fourth dopant region being disposed within said third dopant region (30) and opening onto the surface of said third dopant region; said fourth dopant region (35) cooperating with said semiconductor layer portion (2) and said first dopant region (3) in respectively defining the emitter, base and collector regions of a lateral bipolar transistor connected in a thyristor configuration to said vertical bipolar transistor through said JFET; and said JFET enabling said vertical bipolar transistor to withstand a higher voltage signal by achieving a pinch-off condition before the onset of voltage breakdown between the collector and emitter regions of said vertical bipolar transistor, and said lateral bipolar transistor having the capabilitiy of achieving a higher withstand voltage due to the prevention of surface inversion by said third dopant region (30).

Ein Teil der Minoritätsladungsträger fließt direkt über die Basiszone zur Emitterelektrode.

Some of the minority charge carriers flow directly through the base zone to the emitter electrode.