Bitposition

Bildkodierverfahren nach Anspruch 10 oder 11, wobei in dem Verschiebungsschritt die in dem ersten Register gespeicherten Intervalldaten verschoben werden, um den an der erfaßten Bitposition gespeicherten Wert "1" an das höchstwertige Bit zu bewegen.

An image coding method according to claim 10 or 11, wherein in the shifting step, the interval data stored in the first register is shifted so as to move the value "1" stored at the detected bit position to the MSB.

Bildkodierverfahren nach Anspruch 10, wobei in dem Verschiebungsschritt die Intervalldaten und die Codedaten entsprechend der erfaßten Bitposition verschoben werden.

An image coding method according to claim 10, wherein in the shifting step, the interval data and the code data is shifted in accordance with the detected bit position.

Kombinatorisches Netzwerk unter Verwendung einer Vorrichtung zur Normierung des Ergebnisses einer Gleitpunktaddition in einem Computer durch Ausführung der Verarbeitung führender Nullen parallel zur Addition der Operanden (A, B), wobei Zeichenketten aus Zustands-Eingangssignalen XOR = P, UND = G und NOR = Z parallel verarbeitet werden, gemäß Anspruch 4, gekennzeichnet durch: Mittel zum Vergleichen von Bits an einander entsprechenden Bitpositionen der Operanden (A,B), die addiert werden; Mittel zum Bereitstellen geeigneter Zustands-Eingangssignale, beginnend auf der Seite der höchstwertigen Bits (MSB) der Addition, in Form von n Bit langen Blöcken, wobei die Eingangssignale die Zustandssignale NOR = Z? bis Z , XOR = P? bis P und UND = G? bis G umfassen, die sich aus den Vergleichen der Bits auf den entsprechenden Bitpositionen durch die Vergleichsmittel ergeben; Mittel, die auf die Zustands-Eingangssignale reagieren, um Zwischen-Zustands-Ausgangssignale, die die Signale ZZ, PP, PZ, PG und GG umfassen, zu erzeugen; Mittel zum ODER-Verknüpfen der Zwischen-Zustands-Ausgangssignale und zum Erzeugen von Signalen, die eine Anzeige für einen Verschiebezählwert repräsentieren; Mittel zum Erzeugen eines Nachstellsignals, das auf der Bitposition am Ende des Verschiebezählwertes basiert; und Mittel zum Addieren des Verschiebezählwertes und des Nachstellsignals, u m den Exponenten der Gleitpunktaddition der Operanden (A, B) zu bestimmen.

A combinational network using an apparatus for normalizing the result of a floating point addition in a computer by carrying out the leading zero processing in parallel with the addition of the operands (A, B), wherein blocks of strings of XOR=P, AND=G, and NOR=Z state signal inputs are processed in parallel, according to claim 4, characterized in: means for comparing the bits in corresponding bit positions of the operands (A, B) being added; means, starting with the most significant bit (MSB) side of the addition, for providing appropriate state inputs in the form of blocks of n bits in length, said inputs comprising NOR=Z? to Z , XOR=P? to P , and AND=G? to G state signals resulting from the comparing of the bits in corresponding bit positions by said comparing means; means responsive to said state inputs for producing intermediate state outputs comprising ZZ, PP, PZ, PG, and GG signals; means for ORing said intermediate state outputs and producing signals indicative of a shift count; means for creating an adjustment signal based on the bit position at the end of the shift count; and means for summing the shift count with the adjustment signal to determine the exponent of the sum of the floating point addition of the operands (A, B).

Verfahren zur Normierung des Ergebnisses einer Gleitpunktaddition in einem Computer durch Ausführung der Verarbeitung (40) führender Nullen parallel zur Addition (10) der Operanden (A, B), gekennzeichnet durch die folgenden Schritte: beginnend auf der Seite des höchstwertigen Bit (MBS) der Operanden Vergleichen (51) der Bits auf den einander entsprechenden Bitpositionen der Operanden (A, B) und für jede Bitposition Erzeugen des entsprechenden Zustandssignals aus XOR = P, UND = G und NOR = Z, das sich entsprechend der Vergleiche im WAHR-Zustand befindet; und Erkennen des Zustands des Anfangs-Zustandssignals und Erzeugen eines Verschiebebetragssignals, das einen Verschiebebetrag für jedes nachfolgend erzeugte Zustandssignal anzeigt; Anhalten der Erzeugung der Verschiebebetragssignale, wenn der Zustand des Anfangs-Zustandssignals G oder Z ist und wenn dieser Zustand NICHT WAHR wird; Anhalten der Erzeugung der Verschiebebetragssignale, wenn der Zustand des Anfangs-Zustandssignals P ist und dem zweiten Zustand G oder Z auf der Bitposition, auf der P NICHT WAHR wird, ein Zustandssignal des dritten Zustands Z besiehungsweise G folgt, und wenn dieser dritte Zustand NICHT WAHR wird; Anhalten der Erzeugung der Verschiebebetragssignale auf der Bitposition, die der Bitposition folgt, auf der P NICHT WAHR wird, wenn der Zustand des Anfangs-Zustandssignals P ist, dann, wenn dem zweiten Zustand G oder Z auf der Bitposition, auf der P NICHT WAHR wird, nicht ein Zustandssignal des dritten Zustands Z beziehungsweise G folgt; Erzeugen eines Nachstellsignals (54), das durch das ÜBERTRAG-Signal auf der Bitposition, auf der die Verschiebesignale angehalten werden, bestimmt wird; und Zählen der Verschiebebeträge und addieren des Zählwertes und des Nachstellsignals, um den Exponenten der Summe der Gleitpunktaddition zu bestimmen.

A method of normalizing the result of a floating point addition in a computer by carrying out leading zero processing (40) in parallel with the addition (10) of the operands (A, B), characterized in the steps of: starting with the most significant bit (MBS) side of the operands, comparing (51) the bits in corresponding bit positions of the operands (A, B), and producing, for each bit position, the appropriate one of XOR=P, AND=G, and NOR=Z state signals being at the TRUE state, in accordance with the comparisons; and detecting the state of the initial state signal and producing a shift amount signal indicating a shift amount for each successive state signal produced; halting the production of said shift amount signals if said state of said initial state signal is G or Z, when said state becomes NOT TRUE; halting the production of said shift amount signals if said state of said initial state signal is P and the second state G or Z at the bit position where P becomes NOT TRUE is followed by a state signal of the third state Z or G, respectively, when said third state becomes NOT TRUE; halting the production of said shift amount signals at one bit position following the bit position where P becomes NOT TRUE, if said state of said initial state is P, when the second state G or Z at the bit position where P becomes NOT TRUE is not followed by a state signal of the third state Z or G, respectively; producing an adjustment signal (54) determined by the CARRY signal at the bit position at which the shift signals are halted ; and counting the shift amounts and summing the count with said adjustment signal to determine the exponent of the sum of the floating point addition.

Verfahren zur Normierung des Ergebnisses einer Gleitpunktaddition in einem Computer durch Ausführung der Verarbeitung führender Nuller parallel zur Addition der Operanden (A, B) gemäß einem oder mehreren der vorhergehenden Ansprüche 1 bis 3, wobei Zeichenketten aus Zustands-Eingangssignalen XOR = P, UND = G und NOR = Z parallel verarbeitet werden, die folgenden Schritte umfassend. beginnend auf der Seite der höchstwertigen Bits (MSB) der Operanden und Vergleichen der Bits auf den einander entsprechenden Bitpositionen der Operanden (A, B), die addiert werden, Bereitstellen geeigneter Zustands-Eingangssignale in Form von n Bit langen Blöcken, wobei die Eingangssignale die Zustandssignale Z? bis Z , P? bis P und G? bis G umfassen, die sich aus den Vergleichen der Bits auf den entsprechenden Bitpositionen ergeben; Erzeugen von Zwischen-Zustands-Ausgangssignalen für die möglichen logischen Kombinationen der Eingangs-Zeichenketten, die Signale ZZ, PP, PZ, PG, und GG in Reaktion auf die Zustands-Eingangssignale umfassend; ODER-Verknüpfen der Zwischen-Zustands-Ausgangssignale und Erzeugen von Signalen, die eine Anzeige für einen Verschiebezählwert repräsentieren; Erzeugen eines Nachstellsignals, das auf der Bitposition am Ende des Verschiebezählwertes basiert; und Addieren des Verschiebezählwertes und des Nachstellsignals, um den Exponenten der Gleitpunktaddition der Operanden (A, B) zu bestimmen.

A method for normalizing the result of a floating point addition in a computer by carrying out the leading zero processing in parallel with the addition of the operands (A, B) according to one or more of the preceding claims 1 to 3, wherein blocks of strings of XOR=P, AND=G, and NOR=Z state signal inputs are processed in parallel, comprising the steps of: starting with the most significant bit (MSB) side of the operands and comparing the bits in corresponding bit positions of the operands (A, B) being added; providing appropriate state inputs in the form of blocks of n bits in length, said inputs comprising Z? to Z , P? to P , and G? to G state signals resulting from the comparing of the bits in corresponding bit positions; producing intermediate state outputs for the possible logical combinations of said input strings comprising ZZ, PP, PZ, PG, and GG signals, in response to said state inputs; ORing said intermediate state outputs and producing signals indicative of a shift count; creating an adjustment signal based on the bit position at the end of said shift count; and summing said shift count with said adjustment signal to determine the exponent of the sum of the floating point addition of the operands (A, B).

Vorrichtung zur Normierung des Ergebnisses einer Gleitpunktaddition in einem Computer durch Ausführung der Verarbeitung (40) führender Nullen parallel zur Addition (10) der Operanden (A, B), gekennzeichnet durch: Mittel zum Vergleichen (51) der Bits auf den einander entsprechenden Bitpositionen der Operanden (A, B) und zum dementsprechenden Erzeugen der Zustandssignale XOR = P, UND = G und NOR = Z, beginnend auf der Seite der höchstwertigen Bits (MSB) der Operanden; Mittel zum Erkennen des Zustands des erzeugten Anfangs-Zustandssignals; Mittel (20, 52) zum Ausgeben eines Verschiebebetragssignals, das einen Verschiebebetrag für jedes nachfolgend erzeugte Zustandssignal anzeigt; Mittel zum Anhalten der Ausgabe der Verschiebebetragssignale durch die Ausgabemittel; Mittel, die ausgelöst werden, wenn der Zustand des Anfangs-Zustandssignals G oder Z ist, um die Ausgabe der Verschiebebetragssignale durch die Ausgabemittel anzuhalten, wenn der Zustand eines nachfolgend erzeugten Zustandssignals zum ersten Mal bezüglich des Zustands des Anfangs-Zustandessignals NICHT WAHR wird, was einen zweiten Zustand anzeigt; Mittel, die ausgelöst werden, wenn der Zustand des Anfangs-Zustandssignals P ist und der Zustand eines nachfolgend erzeugten Zustandssignals zum ersten Mal bezüglich des Zustands des Anfangs-Zustandssignals NICHT WAHR wird, was einen zweiten Zustand G oder Z anzeigt, wobei diesem Zustand auf der Bitposition, auf der P NICHT WAHR wird, ein Zustandssignal des dritten Zustands Z beziehungsweise G folgt, um die Ausgabe der Verschiebebetragssignale durch die Ausgabemittel anzuhalten, wenn der dritte Zustand NICHT WAHR wird; Mittel, die ausgelöst werden, wenn der Zustand des Anfangs-Zustandssignals P ist und dem zweiten Zustand G oder Z auf der Bitposition, auf der P NICHT WAHR wird, kein Zustandssignal Z beziehungsweise G folgt, um die Ausgabe der Verschiebesignale durch die Ausgabemittel auf der Bitposition anzuhalten, die der Bitposition folgt, auf der P NICHT WAHR wird; Mittel (54) zum Erzeugen eines Nachstellsignals, das bestimmt wird durch das entsprechende ÜBERTRAG-Signal auf der Bitposition, auf der P NICHT WAHR wird, wenn die Ausgabe der Verschiebebetragssignale angehalten wird; und Mittel (53) zum Zählen der Verschiebebetragssignale und zum Addieren des Verschiebebetrags-Zählwertes mit dem Nachstellsignal (54), um den Exponenten der Summe der Gleitpunktaddition der Operanden (A, B) zu bestimmen.

Apparatus for normalizing the result of a floating point addition in a computer by carrying out leading zero processing (40) in parallel with the addition (10) of the operands (A, B), characterized in: means (51) for comparing the bits in corresponding bit positions of the operands (A, B) and producing XOR=P, AND=G, and NOR=Z state signals in accordance therewith, starting with the most significant bit (MSB) side of the operands; means for detecting the state of the initial state signal produced; means (20, 52) for outputting a shift amount signal indicating a shift amount for each successive state signal produced; means for halting the outputting of said shift amount signals by said outputting means; means, actuated when said state of said initial state signal is G or Z, for halting the outputting of said shift amount signals by said outputting means when the state of a subsequently produced state signal first becomes NOT TRUE with respect to said state of said initial state signal indicating a second state; means, actuated when said state of said initial state signal is P and the state of a subsequently produced state signal first becomes NOT TRUE with respect to said state of said initial state signal indicating a second state G or Z, which state at the bit position where P becomes NOT TRUE is followed by a state signal of the third state Z or G, respectively, for halting the outputting of said shift amount signals by said outputting means when the third state becomes NOT TRUE; means, actuated when said initial state is P and the second state G or Z at the bit position where P becomes NOT TRUE is not followed by a state signal of the third state Z or G, respectively, for halting the outputting of shift signals by said outputting means at one bit position following the bit position where P becomes NOT TRUE; means (54) for producing an adjustment signal determined by the corresponding CARRY signal at the bit position where P becomes NOT TRUE, when the outputting of said shift amount signals is halted; and means (53) for counting the shift amount signals and summing the shift amount count with the adjustment signal (54) to determine the exponent of the sum of the floating point addition of the operands (A, B).

Schaltstruktur für Durchschaltvermittlungsdaten nach Anspruch 18, dadurch gekennzeichnet, dass die Zeit-Raum-Schaltfunktion die Form einer bitorientierten Zeit-Raum-Schalteinheit aufweist, welche im Betrieb eine gesteuerte Veränderung der Bitposition und des Zeitschlitzwortes ausgewählter Bits in Zeitschlitzwörtern ausführt, welche als Daten von der bitorientierten Zeit-Raum-Schalteinheit empfangen werden.

A switch structure for circuit switching data according to claim 18, characterized in that said time-space switching functionality is in the form of a bit-oriented time-space switch unit which, in operation, performs a controlled change of bit position and time slot word of selected bits in time slot words received as data by said bit-oriented time-space switch unit.