Cachespeicher

Cachespeicher für arithmetische Rechneroperationen mit partieller Resultatsausgabe bei partieller Operandenübereinstimmung

Partial match partial output cache for computer arithmetic operations

Fehlertolerante CPU nach Anspruch 2, weiter gekennzeichnet durch : Verteilungseinrichtungen (67) zum Empfangen der genannten Doppelwortübertragungen von dem genannten Cachespeicher (34) und zum Depaketieren und Verteilen der Sicherheitsspeicherinformationen an die passenden softwareerkennbaren Register (X2, X3) in der ursprünglichen nichtpaketierten Form, solange, bis alle gültigen Sicherheitsspeicherinformationen in ihnen wiederhergestellt sind, derart, dass die Verarbeitung an einem Punkt erneut gestartet werden kann, an dem die fehlerverursachende Verarbeitung stattgefunden hat.

The fault tolerant CPU of claim 2, further characterized by : distribution means (67) for receiving said double word transfers from said cache memory (34) and for unpacking and distributing the safestore information to the appropriate software visible registers (X2, X3) in the original unpacked form until all valid safestore information is restored therein such that processing can be restarted at a point just preceding that at which the faulting operation took place.

Cachespeicher mit verminderter Zugriffszeit

Cache memory with reduced access time

Verfahren zum Betreiben eines Client (202) eines Netzwerkdateisystems, um die Übertragung eines Einheitsobjekts aus sequenziellen Daten, das größer als der verfügbare Speicherplatz eines Übertragungs-Cachespeichers (208) ist, über ein Netzwerk zu steuern, wobei das Verfahren dadurch gekennzeichnet ist, dass es die folgenden Schritte umfasst: durch eine Synchronisationskomponente (210) Ausgeben eines Dateisynchronisationsbefehls von dem Client (202) an einen Netzwerkdateisystem-Server (206) an einem Punkt, der zwischen einem Zustand "leer" eines Übertragungs-Cachespeichers und einem Zustand "voll" eines Übertragungs-Cachespeichers liegt; und nach dem Empfang einer positiven Antwort von dem Netzwerkdateisystem-Server (206) erneutes Freigeben von Speicherplatz in dem Übertragungs-Cachespeicher (208) durch eine Cachespeicher-Steuerungskomponente (212) zur Wiederverwendung nach der Ausgabe des Dateisynchronisationsbefehls.

A method for operating a networked file system client (202) to control transmission over a network of a unitary sequential data object that is larger than an available transmission cache, the method characterised in comprising steps of: issuing, by a synchronization component (210), a file synchronization command from the client (202) to a networked file system server (206) at a point intermediate between a transmission cache empty state and a transmission cache full state; and reclaiming, by a cache control component (212) on receipt of a positive response from said networked file system server (206), a cache space in said transmission cache (208) for reuse after issuance of said file synchronization command.

Vorrichtung zum Betreiben eines Client (202) eines Netzwerkdateisystems, um die Übertragung eines Einheitsobjekts aus sequenziellen Daten, das größer als der verfügbare Speicherplatz eines Übertragungs-Cachespeichers (208) ist, über ein Netzwerk zu steuern, wobei die Vorrichtung dadurch gekennzeichnet ist, dass sie Folgendes umfasst: eine Synchronisationskomponente (210), die zur Ausgabe eines Dateisynchronisationsbefehls von dem Client (202) an einen Netzwerkdateisystem-Server (206) an einem Punkt dient, der zwischen einem Zustand "leer" eines Übertragungs-Cachespeichers und einem Zustand "voll" eines Übertragungs-Cachespeichers liegt; und eine Cachespeicher-Steuerungskomponente (212), die nach dem Empfang einer positiven Antwort von dem Netzwerkdateisystem-Server (206) dazu dient, wieder Speicherplatz in dem Übertragungs-Cachespeicher (208) zur Wiederverwendung nach der Ausgabe des Dateisynchronisationsbefehls freizugeben.

An apparatus for operating a networked file system client (202) to control transmission over a network of a unitary sequential data object that is larger than an available transmission cache (208), the apparatus characterised in comprising: a synchronization component (210) operable to issue a file synchronization command from the client (202) to a networked file system server (206) at a point intermediate between a transmission cache empty state and a transmission cache full state; and a cache control component (212) operable on receipt of a positive response from said networked file system server (206) to reclaim a cache space in said transmission cache (208) for reuse after issuance of said file synchronization command.

Vorrichtung zur Verwendung mit einem batteriebetriebenen Computersystem (C) zum Vermindern des Energieverbrauchs des batteriebetriebenen Computersystems, umfassend: einen Prozessor (20) mit einem Takteingang; einen mit dem Prozessor verbundenen Speicher (6); eine Einrichtung (24) zum Erzeugen eines Taktsignals (25), wobei das Taktsignal eine Frequenz aufweist; einen Zähler (104), der mit dem Prozessor verbunden ist, zum Zählen einer mit der Aktivität des Prozessors verbundenen Anzahl von Ereignissen; eine Einrichtung (108, 110), die mit dem Zähler verbunden ist, zum periodischen Ablesen der durch den Zähler gezählten Anzahl von Ereignissen; eine Einrichtung (20), die mit der periodischen Ableseeinrichtung und der Taktsignalerzeugungseinrichtung verbunden ist, zum Justieren der Frequenz des Taktsignals auf der Basis der gezählten Anzahl von Ereignissen und eine Einrichtung (20), die mit der Justierungseinrichtung und dem Prozessor verbunden ist, zum Anlegen des justierten Taktsignals an den Prozessortakteingang, gekennzeichnet durch: einen mit dem Prozessor (20) verbundenen Cachespeicher (28), und worin die Ereignisse fehlgeschlagene Cache-Leseoperationen und Speicherschreiboperationen umfassen.

An apparatus for use with a battery powered computer system (C) for reducing power consumption of the battery powered computer system, comprising: a processor (20) having a clocking input; memory (6) coupled to the processor; means (24) for producing a clocking signal (25), the clocking signal having a frequency; a counter (140) coupled to the processor for counting a number of events associated with activity of the processor; means (108,110) coupled to the counter for periodically reading the counted number of events counted by the counter; means (20) coupled to the periodic reading means and the clocking signal producing means for adjusting the frequency of the clocking signal based on the counted number of events; and means (20) coupled to the adjusting means and the processor for providing the adjusted clocking signal to the processor clocking input; characterised by; cache memory (28) coupled to said processor (20); and wherein the events comprise cache read miss operations and memory write operations.

Multiprozessorsystem nach Anspruch 1, worin: der genannte zweite Prozessor des genannten Multiprozessorsystems eine Instruktionsverarbeitungseinheit aufweist, die durch ein Taktsignal betrieben wird; das genannte Multiprozessorsystem Hauptspeicher-Steuerschaltungsmittel zur Steuerung des Empfanges von Daten, die in dem genannten Hauptspeicher gespeichert werden sollen aufweist, wobei ein Taktsignal die genannten Hauptspeicher-Steuerschaltungsmittel betreibt die genannten Synchronisiermittel Synchronisier-Schaltungsmittel aufweisen, welche mit den genannten Cachespeicher-Verzeichnismittel verbunden sind und auf das genannte getrennte Ausgangssignal, welches von den Verzeichnismittel erzeugt wird, ansprechen, und hierdurch ein Fangsignal erzeugen; und worin Takterzeugungsmittel, die mit den genannten Synchronisierschaltungsmittel verbunden sind und auf das genannte Fangsignal ansprechen, zur Synchronisation der Taktsignale, die die genannte Instruktionsverarbeitungseinheit betreiben mit den Taktsignalen, die die genannten Hauptspeichersteuerschaltungsmittel betreiben, vorgesehen sind, wobei sich ein Ausgangssignal von den genannten Hauptspeichersteuerschaltungsmittel in Synchronisation mit den genannten Taktsignalen, welche die genannten Hautpspeichersteuerschaltungsmittel betreiben, befindet, und wobei das Ausgangssignal von den genannten Hauptspeicher-Steuerschaltungsmittel den Empfang von Daten die im genannten Hauptspeicher gespeichert werden sollen steuert.

The multiprocessor system of claim 1, wherein: said second processor of said multiprocessing system comprises an instruction processing unit, a clock signal energizing said instruction processing unit; said multiprocessing system comprises a main memory control circuit means for controlling the receipt of data to be stored in said main memory, a clock signal energizing said main memory control circuit means; said synchronizing means comprises sync circuit means connected to said cache directory means and responsive to said separate output signal developed therefrom for developing a trap signal in response thereto; and clock generator means connected to said sync circuit means and responsive to said trap signal for synchronizing the clock signal energizing said instruction processing unit with the clock signal energizing said main memory control circuit means, an output from said main memory control circuit means being in synchronization with said clock signal energizing said main memory control circuit means, said output from said main memory control circuit means controlling the receipt of data to be stored in said main memory.

Fehlertolerante Speicherungsvorrichtung mit einem Cachespeicher

Fault tolerant storage device with cache