Datenprozessor

Fliessband-Datenprozessor.

Pipeline data processor.

Verfahren zur Ausführung einer Operation in verschwommener Logik in einen Datenprozessor.

A method for performing a fuzzy logic operation in a data processor.

DATENPROZESSOR MIT DYNAMISCHER BREITENEINSTELLUNG.

DATA PROCESSOR HAVING DYNAMIC BUS SIZING.

Datenverarbeitungsvorrichtung (100) mit einem internen Speicher (20) zum Speichern von Daten an mehreren Adressen; einer externen Speicherschnittstelle (302) zum Zugreifen auf einen externen Speicher; Mitteln (15, 25, 30, 35, 40) zum Speichern von Paketübertragungsparametertabellen, wobei jede Paketübertragungsparametertabelle eine Angabe einer Anzahl von Führungstabelleneinträgen sowie einen Startführungstabellenzeiger enthält; einer Führungstabelle (502) mit der in den Paketübertragungsparametern (1002) angegebenen Anzahl von Führungstabelleneinträgen, wobei die Führungstabelle beginnend an einer Startadresse gespeichert ist und Speicheradressenparameter enthält, die eine Gruppe von Adressen definieren, wobei ein erster Führungstabelleneintrag der Führungstabelle eine Startadresse hat, die dem Startführungstabellenzeiger der Paketübertragungsparameter entspricht; und einer Adressengeneratorschaltung (310, 320, 340) mit einem Führungstabellenzeigerregister (501), der das Führungstabellenzeigerregister mit dem Startführungstabellenzeiger lädt, Adressenparameter eines Führungstabelleneintrags lädt, auf den das Tabellenzeigerregister zeigt, aus den Adressenparametern eine Gruppe von Adressen bildet und mit der Adressengruppe eine Speicherübertragung von Daten durchführt und im Anschluß an die Speicherübertragung das Tabellenzeigerregister aktualisiert, um auf einen Folgeeintrag in der Führungstabelle hinzuweisen, wenn weniger Speicherübertragungen als die Anzahl der Führungstabelleneinträge durchgeführt worden sind, wobei die Datenverarbeitungsvorrichtung : wobei die Adressengeneratorschaltung Quell- und Bestimmungsadressen sowohl innerhalb der Untergruppe interner Adressen des internen Speichers als auch außerhalb die Untergruppe interner Adressen und entsprechend dem externen Speicher erzeugen kann. Datenverarbeitungsvorrichtung nach Anspruch 1, bei der: jede der Übertragungsparametertabellen ein Austausch-Quelle-und-Bestimmungs-Parameterbit (Bit 19 - Figur 30) mit entweder einem normalen Status oder einem Austauschstatus aufweist; die Adressengeneratorschaltung: Datenverarbeitungsvorrichtung nach Anspruch 1, ferner mit: einem Datenprozessor mit einer Schaltungsanordnung zum Erzeugen einer Paketübertragungsanforderung; und bei der jede Paketübertragungsparametertabellen ein Interrupt-Wenn-Fertig-Bit (Bit 28 - Figur 30) enthält, das entweder einen normalen Zustand oder einen Interruptzustand hat; wobei die Adressengeneratorschaltung einen Interrupt für den Datenprozessor bei Beendigung einer durch eine Paketübertragungsparametertabelle definierte Datenübertragung erzeugt, wenn das Interrupt-Wenn-Fertig-Bit eines nicht am Ende liegenden Führungstabelleneintrags für Interruptzustand hat.

A data processing device (100) including an internal memory (20) storing data at a plurality of addresses, an external memory interface (302) operative to access an external memory, means (15, 25, 30, 35, 40) for storing packet transfer parameter tables, each packet transfer parameter table including an indication of a number of guide table entries and an initial guide table pointer, a guide table (502) including said number of guide table entries indicated in said packet transfer parameters (1002), said guide table being stored beginning at an initial address and including memory address parameters defining a set of addresses, a first guide table entry of said guide table having an initial address corresponding to said initial guide table pointer of said packet transfer parameters, and an address generating circuit (310, 320, 340) having a guide table pointer register (501) operative to load said guide table pointer register with said initial guide table pointer, load address parameters of a guide table entry pointed to by said table pointer register, form a set of addresses from said address parameters and perform a memory transfer of data with said set of addresses, and update said guide table pointer register to point to a next entry in said guide table following said memory transfer if less memory transfers than said number of guide table entries have been performed, the data processing device being : A data processing device as claimed in claim 1, wherein: each of said transfer parameter tables has an exchange-source-and-destination-parameters bit (Bit 19 Figure 30) having either a normal state or an exchange state; said address generator circuit A data processing device as claimed in claim 1, further including: a data processor having circuitry for generating a packet transfer request; and wherein each of said packet transfer parameter tables has an interrupt-when-finished bit (Bit 28 Figure 30) having either a normal state or an interrupt state; said address generator circuit generating an interrupt to said data processor upon completion of a data transfer defined by a packet transfer parameter table if said interrupt-when-finished bit of a non-final guide table entry has said interrupt state.

Ein Datenprozessor mit einem Umbenennungspuffer zur Speicherung von Instruktionsergebnissen über eine Zeit zwischen der Instruktionsausführung und der Instruktionsbeendigung, wobei der Umbenennungspuffer eine prüfbare Speicheranordnung gemäß Anspruch 1 und 2 besitzt.

A data processor comprising a rename buffer for storing instruction results during a time period between instruction execution and instruction completion, the rename buffer comprising a testable memory array as defined in anyone of claims 1 and 2.

Datenprozessor mit einer zentralen Recheneinheit (10) mit einer Ausführungseinheit, einem Programmzähler (38) zum Zuführen einer Instruktionsadresse, die durchgeführt werden soll, und eines Programmstatuswortes (40) zum Halten des Ausführungsstatus eines Programms; und einem Datenspeicher (18) zum Speichern von Prozeßdaten, durch eine Interrupt-Anfrageerzeugungsvorrichtung (22) zum Erzeugen einer Bearbeitungsanfrage asynchron mit der zentralen Recheneinheit (10); einer Interrupt-Steuerung (20), die die Bearbeitungsanfrage von der Interrupt-Anfrageerzeugungsvorrichtung empfängt; wobei die Interrupt-Anfrageerzeugungsvorrichtung selektiv erzeugen kann eine erste Bearbeitungsanfrage (44), die den Start eines Datenprozesses anfordert, der den Betrieb verzweigt zu einer vorbestimmten Adresse, nachdem die Inhalte des Programmzählers (38) und das Programmstatuswort (40) in den Datenspeicher (18) gesichert wurden, und eine zweite Bearbeitungsanfrage (46), die den Start einer zweiten Datenbearbeitung beantragt, während die Inhalte des Programmzählers (38) und des Programmstatuswortes (40) beibehalten werden, wobei der Datenspeicher (18) Steuerinformation (200A) speichert zum Ausführen der zweiten Datenbearbeitung, der Interrupt-Controller (20) den ersten und zweiten Bearbeitungsantrag (44, 46) empfängt von der Interrupt-Anfrageerzeugungsvorrichtung (22) und im Betrieb an die zentrale Recheneinheit (10) ein Interrupt-Anfragesignal ausgibt, das dem empfangenen Bearbeitungsantrag entspricht, und wobei die zentrale Recheneinheit (10) das Interrupt-Anfragesignal vom Interrupt-Controller (20) empfängt und im Betrieb die Ausführung einer Instruktion unterbricht, die gerade ausgeführt wird, und selektiv entweder die erste Datenbearbeitung oder die zweite Datenbearbeitung startet, wobei die zentrale Recheneinheit (10) im Betrieb die unterbrochene Instruktionsausführung startet, nachdem die gestartete erste oder zweite Datenverarbeitung vollendet worden ist, wobei die zentrale Recheneinheit (10) kontinuierlich die zweite Datenbearbeitung auf der Basis der Steuerinformation durchführt, die im Datenspeicher (18) gespeichert ist.

A data processor comprising a central processing unit (10) having an execution unit, a program counter (38) for supplying an address of an instruction to be executed and a program status word (40) for holding an execution status of a programm; and a data memory (18) for storing processing data, an interrupt request generating means (22) for generating a processing request in asynchronism with the central processing unit (10); an interrupt controller (20) receiving the processing request from the interrupt request generating means; the interrupt request generating means being capable of selectively generating a first processing request (44) which requests to start a first data processing branching an operation to a predetermined address after saving contents of the program counter (38) and the program status word (40) to the data memory (18), and a second processing request (46) which requests to start a second data processing while maintaining contents of the program counter (38) and the program status word (40), the data memory (18) storing control information (200A) for executing the second data processing, the interrupt controller (20) receiving the first and second data processing requests (44, 46) from the interrupt request generating means (22) and operating to output to the central processing unit (10) an interrupt request signal corresponding to a received processing request, and the central processing unit (10) receiving the interrupt request signal from the interrupt controller (20) and operating to interrupt execution of an instruction being executed and to selectively start either the first data processing or the second data processing, the central processing unit (10) operating to start the interrupted instruction execution after the started first or second data processing has been completed, the central processing unit (10) operating to continuously execute the second data processing on the basis of the control information stored in the data memory (18).

Datenprozessor mit parallel betriebenen Operationseinheiten.

A data processor with parallel-operating operation units.

Gerät zur Transformation einer Farbe, welche aus einen durch eine Farbanzeigeeinrichtung erzeugbaren Farbtonumfang ausgewählt ist, in einen wahrnehmbar gleichförmigen durch H-, V- und C-Koordinaten beschriebenen Farbraum, wobei die ausgewählte Farbe eine Kombination von Anzeigeeinrichtungs-Primärfarben ist, jede Primärleuchtintensität zwischen einem minimalen und einem maximalen Pegel änderbar ist und die ausgewählte Farbe durch einen Primärintensitätsvektor definierbar ist, welcher die relativen Werte der Primärintensitätspegel bezeichnet, umfassend: (a) Eingangsmittel zum Empfang und zur Speicherung von dem Primärintensitätsvektor der ausgewählten Farbe entsprechenden Daten; (b) Prozessormittel zur Gerät nach Anspruch 10, in dem die Verarbeitungsmittel einen programmierbaren Datenprozessor umfassen.

Apparatus for transforming a color selected from a gamut of colors producible by a color display device into a perceptually uniform color space described by H, V and C coordinates, wherein the selected color is a combination of display device primaries, each primary luminous intensity being variable between a minimum and maximum level, the selected color being definable by a primary intensity vector denoting relative values of the primary intensity levels, the apparatus comprising: (a) input means for receiving and storing data corresponding to the primary intensity vector of the selected color; (b) processing means for The apparatus of claim 10 wherein the processing means comprises a programmable data processor.