Kartenprüfer

Elektronischer Schaltungs- oder Kartenprüfer zum Prüfen einer elektronischen Vorrichtung (ZPV) eine Vielzahl von Prüfschaltungen (10, 10a, 10b, 10c) umfassend, von denen jede umfaßt: einen Leiter (18; 18a, 18b, 18c) zur Bereitstellung einer elektrischen Verbindung zu der zu prüfenden elektronischen Vorrichtung (ZPV); einen ersten Speicher (12), der mindestens eine komprimierte Abfolge von Prüfdaten speichert, die hinsichtlich einer in besagter Abfolge von Prüfdaten wiederholt vorhandenen Zeichenfolge komprimiert ist; einen Programmgeber (11), verbunden mit dem ersten Speicher (12) über einen Adreßbus (19) und einen Datenbus (20), der die Entkomprimierung der komprimierten Abfolge von Prüfdaten und die Übertragung der entkomprimierten Abfolge von Prüfdaten zu der elektronischen Vorrichtung (ZPV) oder zu einem ersten Komparator (14) steuert, der die Antwortdaten der elektronischen Vorrichtung (ZPV) mit den entkomprimierten Prüfdaten vergleicht; jede Prüfschaltung (10, 10a, 10b, 10c) steht in einer elektrischen Verbindung mit einem elektrischen Anschluß (18a, 18b, 18c) der zu prüfenden elektronischen Vorrichtung (ZPV); eine Taktgebereinrichtung (30), um den Programmgeber mit einem Signal zur zeitlichen Steuerung zu versorgen.

An electronic circuit or board tester for testing an electronic device (DUT) comprising a plurality of tester circuits, (10; 10a, 10b, 10c) each comprising: a conductor (18; 18a, 18b, 18c) for providing an electrical connection to said electronic device (DUT) to be tested; a first memory (12) storing at least a compressed test-data-sequence; which is compressed with regard to a data string being repeatedly existing in said test-data-sequence; a sequencer (11) being connected to said first memory (12) via an address bus (19) and a data bus (20) controlling decompression of said compressed test-data-sequence and the transfer of said decompressed test-data-sequence to said electronic device (DUT) or to a first comparator (14) comparing response data of said electronic device (DUT) with said decompressed test data; each tester circuit (10; 10a, 10b, 10c) being in an electrical connection with an electrical connection (18a, 18b, 18c) of said electronic device (DUT) to be tested; a clock means (30) for applying a timing signal to said sequencer.