Stapelspeicher

28 Nicht genügend Stapelspeicher

28 Out of stack space

einen Stapelspeicher lesen

pop a stack,to

Sowohl der CPU-Cache als auch der Stapelspeicher müssen mit dem Hauptspeicher einer Rechenanlage synchronisiert werden.

Both the CPU cache and the stack must be synchronized with the main memory of a computer.

Verfahren zum Betrieb einer speicherprogrammierbaren Steuerung, bei dem ein Bitprozessor (BT) eine Gesamtmenge von Eingangssignalen entsprechend einer Reihe von Befehlen sequentiell nach den Regeln der Boulschen Algebra verknüpft, wobei das jeweils vorliegende Verknüpfungsergebnis mit einem weiteren Signal verknüpft wird und das weitere Signal im Falle, daß der nächste Befehl ein "UND-Klammer-Auf"-Befehl ist, seinerseits durch Verknüpfung von Eingangssignalen gebildet wird, dadurch gekennzeichnet, daß beim ersten Befehl "UND-Klammer-Auf" das vorliegende Verknüpfungsergebnis (VKE) des Bitprozessors (BP) als Verknüpfungsstatus (VKSl) in einem nach dem Prinzip First-In-Last-Out arbeitenden Stapelspeicher (ST) abgelegt wird, daß bei jedem weiteren Befehl "UND-Klammer-Auf" jeweils ein weiterer Verknüpfungsstatus (VKS(n)) durch UND-Verknüpfung des jeweils letzten, im Stapelspeicher (ST) eingetragenen Verknüpfungsstatus (VKS(n-l)) mit dem jeweils vorliegenden Verknüpfungsergebnis (VKE) des Bitprozessors (BP) gebildet wird, daß mit einem Befehl "Setze-Zwischenmerker" in einen Zwischenmerker-Speicher (ZMS) ein Zwischenmerker-Ergebnis (ZM) abgelegt wird, das sich durch eine UND-Verknüpfung aus den jeweils zuletzt in den Stapelspeicher (ST) eingetragenen Verknüpfungsstatus (VKS(n)) und dem aktuellen Verknüpfungsergebnis (VKE) des Bitprozessors ergibt, und daß das jeweilige Zwischenmerker-Ergebnis (ZM) mit einem weiteren Befehl "Lade-Zwischenmerker" vom Bitprozessor (BP) zur Verknüpfung mit weiteren Signalen oder zur Ansteuerung eines Ausganges (A2) übernommen wird.

A method for operating a programmable control system, in which a bit processor (BP) combines sequentially a whole set of input signals corresponding to a series of commands according to the rules of Boolean algebra, wherein the respective current result of the logic operation is combined with a further signal and the further signal, in the case where the next command is an "AND-left bracket" command, is itself formed by a logic operation upon input signals, characterised in that with the first "AND-left bracket" command the current logic operation result (VKE) of the bit processor (BP) is deposited as a logic operation status (VKSl) in a stack (ST) working according to the first-in-last-out principle, in that with each further "AND-left bracket" command, a further logic operation status (VKS(n)) is formed by an AND logic operation of the last logic operation status (VKS(n-l)) entered in the stack (ST) with the present logic operation result (VKE) of the bit processor (BP), in that with a "set intermediate flag" command an intermediate flag result (ZM), which results from an AND operation upon the respective logic operation status (VKS(n)) entered last in the stack (ST) and the current logic operation result (VKE) of the bit processor, is deposited in an intermediate flag memory (ZMS), and in that the respective intermediate flag result (ZM) is taken up, upon a further command "load intermediate flag", by the bit processor (BP) for logic operation with further signals or for controlling an output (A2).

Kopplungsschaltung nach dem vorangehenden Anspruch, dadurch gekennzeichnet, daß die Steuerungsschaltung (430) die Inkrementierungssignale (INCF, INCE) der Zähler (440, 444) und der Stapelspeicher- bzw. Plattenautomaten liefert.

Coupler circuit according to the preceding claim, characterised in that the controller circuit (430) supplies the increment signals (INCF, INCE) for the counters (440, 444) of the stack and disk automatons respectively.

Nicht genügend Stapelspeicher.

Not enough stack memory.