Zusatzspeicher

Einrichtung Zusatzspeicher

Establishment of additional memory

Zusatzspeicher

Additional memory

Der FMA-Zusatzspeicher ist auf eine minimale Anzahl nEvents von Systemaktivierungen des Zustands Entladen auszulegen

The FMA additional memory is to be interpreted on a minimum number of nEvents system activations of the state of unloading

Datenspeichereinrichtung mit (a) einem Hauptspeicher (20), (b) einem von dem Hauptspeicher getrennten Zusatzspeicher (30), (c) einer Adressenerzeugungsschaltung (21, 22, 23) in der Nähe des Hauptspeichers zur Erzeugung einer Serie von Adressen (MPA), die die jeweilige Lage der gewünschten Datenausdrücke entweder im Speicher oder im Zusatzspeicher anzeigen, wobei die Adressen direkt dem Adresseneingang des Hauptspeichers zugeführt werden, dadurch gekennzeichnet, daß (d) eine Voraussageschaltung (31, 32, 33), die die Adresse des nächsten Datenausdruckes, der aus dem Zusatzspeicher angefordert werden soll, voraussagt und diesen Datenausdruck abruft, und (e) eine Steuerschaltung (37, 38, 39), die Situationen anzeigt, in denen der gewünschte Datenausdruck, wie er durch die Adresse (MPA) aus der Adressenerzeugungsschaltung angegeben ist, in dem Zusatzspeicher vorhanden ist, jedoch nicht der vorausgesagte Datenausdruck ist, der aus dem Zusatzspeicher abgerufen worden ist, und die bei Anzeige einer solchen Situation einen vorübergehenden Haltevorgang (HOLD) in der Adressenerzeugungsschaltung erzeugt, während der Zusatzspeicher unter Verwendung der Adresse aus der Adressenerzeugungsschaltung zugegriffen wird, um den richtigen Datenausdruck auszulesen.

Data storage apparatus comprising: (a) a main store(20), (b) an additional store (30) remote from the main store, (c) an address generating circuit (21,22,23) adjacent to the main store, for producing a series of addresses (MPA) indicating the locations of required data items either in the main store or in the additional store, the addresses being fed directly to the address input of the main store, characterised by: (d) a prediction circuit (31,32,33) for predicting the address of the next data item to be required from the additional store, and prefetching that data item, and (e) a control circuit (37,38,39) for detecting situations in which the required data item, as specified by the address (MPA) from the address generating circuit, is in the additional store but is not the predicted data item which has been prefetched from the additional store and, upon detecting such a situation, producing a temporary hold-up (HOLD) in the address generating circuit while the additional store is accessed using the address from the address generating circuit, so as to read out the correct data item.