digitaler Signalprozessor

Digitaler Signalprozessor

Digital signal processor

Digitaler Signalprozessor

Digital Signal Processor

Digitaler Signalprozessor mit Dividierfunktion.

Digital signal processor with divide function.

DIGITALER SIGNALPROZESSOR MIT BIT-FIFO

DIGITAL SIGNAL PROCESSOR WITH BIT FIFO

Leistungsfähiger, digitaler Signalprozessor

Powerful, digital signal processor

Schaltwandler (SCW) zum Wandeln einer Primär/Sekundärspannung (UP/Us) in eine Sekundär/Primärspannung (Us/UP), mit zumindest einem gesteuerten Schalter (SP, Ss), wobei eine Ansteuerschaltung (AST) in Abhängigkeit von ihr zugeführten Vorgabewerten den zumindest einen gesteuerten Schalter (Sp,Ss) mit variablem Tastverhältnis und/oder variablen Steuerzeiten und/oder variabler Frequenz ansteuert, dadurch gekennzeichnet, dass ein digitaler Signalprozessor (DSP) zur laufenden Berechnung der Vorgabewerte für die Ansteuerschaltung (AST) vorgesehen ist und der Schaltwandler (SCW) eine (Bus-)Schnittstelle (BSS) besitzt, über welche Betriebsparameter (ppm) von einer externen Leitstelle (ELS) dem digitalen Signalprozessor (DSP) übermittelbar und vorgebbar sind.

The invention relates to a voltage converter (SCW) for converting a primary/secondary voltage (UP/US) into a secondary/primary voltage (US/UP), comprising at least one controlled switch (SP, SS), whereby a control circuit (AST) controls, according to its supplied set points, the at least one controlled switch (SP, SS) with a variable pulse duty factor and/or variable control times and/or variable frequency. The invention is characterized in that a digital signal processor (DSP) for the running calculation of the set values is provided for the control circuit (AST), and the voltage converter (SCW) comprises a (bus) interface (BSS) via which operating parameters (ppm) can, from an external control center (ELS), be transmitted to the digital signal processor (DSP) and preset.

Digitaler Signalprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die Ausführungseinheit (123) folgende Einheiten aufweist: eine erste arithmetisch-logische Einheit (152), der zwei Eingangsdatensignale zugeführt werden und die zumindest eine Addition oder Subtraktion in einem Befehlszyklus durchführt; einen Multiplizierer (151), dem die beiden Eingangsdatensignale zur gleichen Zeit wie der erste arithmetisch-logischen Einheit (152) zugeführt werden und der eine Mulitplikation in einem Befehlszyklus durchführt; ein Pipeline-Register (154), das eines der Ausgangssignale des Multiplizierers (151) und der ersten arithmetisch-logischen Einheit (152) speichert; eine Datenaustauscheinheit (157), die die zwei Eingangsdatensignale und das Ausgangssignal des Pipeline-Registers (154) vertauscht; eine Blockverschiebeeinheit (158), die eines der Ausgangssignale der Datenaustauscheinheit (157) um eine willkürliche Anzahl von Bits nach rechts oder links verschiebt; eine zweite arithmetisch-logische Einheit (159), der das Ausgangssignal der Blockverschiebeeinheit (158) und ein anderes Ausgangssignal der Datenaustauscheinheit (157) zugeführt wird, um zumindest eine Addition oder Subtraktion durchzuführen; und ein Arbeitsregister (161), das das Ausgangssignal der zweiten arithmetisch-logischen Einheit (159) speichert.

A digital signal processor according to claim 1, wherein said execution unit (123) comprises a first arithmetic/logic unit (152) which receives two input data and performs at least addition or subtraction in a single instruction cycle; a multiplier (151) which receives said two input data simultaneously with said first arithmetic/logic unit (152) and performs multiplication in one instruction cycle; a pipeline register (154) which stores one of outputs from said multiplier (151) and said first arithmetic/logic unit(152); a data exchanger (157) which exchanges said two input data and output of said pipeline register (154); a barrel shifter (158) which shifts one of outputs of said data exchanger (157) for arbitrary number of bits right or left; a second arithmetic/logic unit (159) which receives the output of said barrel shifter (158) and another output of said data exchanger (157) to perform at least addition or subtraction; and a working register (161) which stores the output of said second arithmetic/logic unit (159).

Plasmaanregungsanordnung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Signalüberwachungseinrichtung (12, 13) als Komparatorschaltung und die Referenzgrößenermittlungseinrichtung (15) als Prozessor, insbesondere als digitaler Signalprozessor, ausgebildet sind.

A plasma excitation arrangement according to claim 10 or 11, characterised in that the signal monitoring device (12, 13) is formed as a comparator circuit and the reference-value determining device (15) is formed as a processor, especially a digital signal processor.