addressed memory

Address information (ai) is recorded in the addressed memory space, indicating a memory area (SB) in an address table storage device (LBSP, VBSP).

In dem adressierten Speicherplatz ist eine Adreßinformation (ai) eingetragen, die auf einen Speicherbereich (SB) in einer Adreßtabellenspeichereinrichtung (LBSP, VBSP) zeigt.

This method is time-consuming or requires a content-addressed memory.

Dieses Verfahren ist zeitaufwändig oder setzt einen inhaltsadressierbaren Speicher voraus.

Method according to either of Claims 1 and 2, characterized in that, after the transition (1) of the row address signal (RAS), (2) of a read signal (OE) and (3) of the column address signal (CAS1, CAS2) into the active state, the data word (D1, D2, D3) stored in the addressed memory cells is applied to the data bus (DQ1, DQ2) assigned to the column address signal (CAS1, CAS2) in the active state.

Verfahren nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß nach dein Übergang (1) des Zeilenadressignales (RAS), (2) eines Lesesignales (OE) und (3) des Spaltenadressignales (CAS1, CAS2) in den aktiven Zustand das in den adressierten Speicherzellen abgelegte Datenwort (D1, D2, D3) an den dem Spaltenadressignal (CAS1, CAS2) im aktiven Zustand zugeordneten Datenbus (DQ1, DQ2) angelegt wird.

Method for reading and refreshing data contents of a dynamic semiconductor memory having a multiplicity of volatile memory cells arranged in matrix form in columns and rows, data contents being read from addressed memory cells by means of at least two data buses (DQ1, DQ2) to which the data contents are applied word by word, and the data contents of the memory cells being refreshed by means of a refresh pulse, characterized in that the data words (D1, D3) present on the data buses (DQ1, DQ2) after the triggering of the refresh pulse are maintained on all the data buses for a predetermined period of time and only afterwards are switched off by means of a switch-off pulse.

Verfahren zum Lesen und Auffrischen von Dateninhalten eines dynamischen Halbleiterspeichers mit einer Vielzahl von in Spalten und Zeilen matrixförmig angeordneten flüchtigen Speicherzellen, wobei das Lesen von Dateninhalten aus adressierten Speicherzellen vermittels wenigstens zweier Datenbusse (DQ1, DQ2) erfolgt, an denen die Dateninhalte wortweise angelegt werden, und das Auffrischen der Dateninhalte der Speicherzellen durch einen Refresh-Impuls erfolgt, dadurch gekennzeichnet, daß die nach Auslösung des Refresh-Impulses an den Datenbussen (DQ1, DQ2) anliegenden Datenwörter (D1, D3) für eine vorbestimmte Zeitdauer an sämtlichen Datenbussen aufrechterhalten bleiben und erst danach vermittels eines Abschaltimpulses abgeschaltet werden.