verdrahtetes ODER

Multiplex-Synchronverzögerungsschaltung mit: einer Empfangsschaltung (505) zum Empfang eines Taktsignals und zum Ausgeben eines Taktpulssignals, einer Anzahl von Synchronverzögerungsschaltungsmitteln (500A, 500B) zum Liefern von Basisverzögerungssignalen, einer Multiplexschaltung (500C) zum Einstellen eines internen Taktes, zum Multiplexen der Basisverzögerungssignale und zum Ausgeben des Ergebnisses, zum Liefern eines internen Taktes, einem Verstärker (506) zum Verstärken der Ausgabe der Multiplexschaltung (500C), einer ersten und einer zweiten Verzögerungsschaltung (507, 508) zum Kompensieren der Verzögerungszeit der Empfangsschaltung (505) und des Verstärkers (506) und die in Reihe geschaltet sind, um das Taktpulssignals zu empfangen, wobei jedes der Synchronverzögerungsschaltungsmittel (500A) aufweist: eine Eingabeverzögerungs-Einstellschaltung (501AA), die ein Signal aufnimmt, das dem Taktpulssignal von der zweiten Verzögerungsschaltung (508) entspricht, eine erste Verzögerungsschaltungsbank (501A) aus einer Anzahl von Torabschnitten in Kaskadenverbindung, die Ausgaben der Eingangsverzögerungs-Einstellschaltung aufnimmt und sie sequentiell verzögert und parallel die Ausgaben jedes der Torabschnitte in der Reihenfolge der Torabschnitte von der Eingangsseite ausgibt, eine Halteschaltung (503LA), die parallel die Ausgabe jedes Torabschnittes der ersten Verzögerungsschaltungsbank (501A) aufnimmt, sie mit dem Taktpulssignal synchronisiert und jedes Ergebnis hält und parallel ausgibt, eine zweite Verzögerungsschaltungsbank (502A) aus einer Anzahl von Torabschnitten in Kaskadenverbindung, die in der selben Richtung wie der Signalübermittlungsweg der ersten Verzögerungsschaltungsbank (501A) angeordnet sind, die die Ausgaben des Taktpulssignals aufnimmt und sequentiell verzögert und parallel die Ausgabe der Torabschnitte in der Reihenfolge der Torabschnitte von der Eingangsseite ausgibt, eine Steuerschaltung (503SA), die parallel die Ausgabe jedes Torabschnittes der zweiten Verzögerungsschaltungsbank (502B) aufnimmt, jede Eingabe in Übereinstimmung mit jeder parallelen Ausgabe der Halteschaltung (503LA) steuert und das Ergebnis als verdrahtetes ODER ausgibt, und eine Ausgangsverzögerungs-Einstellschaltung (502AA), die das Ausgangssignal der Steuerschaltung (503SA) aufnimmt und das Ergebnis als das eine der Basisverzögerungssignale ausgibt, wodurch die Eingangsverzögerungs-Einstellschaltungen (501 AA, 501BA) und die Ausgangsverzögerungs-Einstellschaltungen (502AA, 502BA) so ausgebildet sind, dass eine Verzögerungszeitdifferenz zwischen entsprechenden Verzögerungseinstellschaltungen (501AA, 501BA, 102AA, 102BA) in aufeinander folgenden Synchronverzögerungsschaltungsmitteln (100A, 100B) 1/h der Taktsignalpuls-Durchgangszeit durch einen Torabschnitt entspricht, wobei h die Anzahl von Synchronverzögerungsschaltungsmitteln (500A) ist, wobei das Multiplexschaltungsmittel (500C) jedes der verschobenen Verzögerungssignale von jedem der Synchronverzögerungsschaltungsmittel (500A, 500B) parallel aufnimmt und sie durch eine Logikoperation verarbeitet, um die Verzögerungszeitdifferenz zwischen dem empfangenen externen Taktsignal und dem internen Taktsignal, das von dem empfangenen externen Taktsignal reproduziert wurde, zu eliminieren.

A multiplex synchronous delay circuit comprising: a reception circuit (505) for receiving a clock signal and outputting a clock pulse signal; a plurality of synchronous delay circuit means (500A, 500B) for providing basic delay signals; a multiplex circuit (500C) to set an internal clock multiplexes said basic delay signals, and outputs the result to provide an internal clock; an amplifier (506) for amplifying said output of multiplex circuit (500C), first and second delay circuits (507, 508) for compensating the delay time of the reception circuit (505) and of the amplifier (506), and being connected in series to receive the clock pulse signal; each of said synchronous delay circuit means (500A) comprising: