output end

or write down the output end send me a mail

oder schreiben Sie die Ausgabe Ende senden Sie mir eine E-Mail

Difference between HV calibration und expected voltage exceeds limit at low output end-point

Unterschied zwischen Kalibrierung und HV erwartet Spannung bei niedrigen Ausgangs Endpunkt überschreitet den Grenzwert

The lamp is still functional but lumen output end of life criteria.

Die Lampe ist noch funktionsfähig, aber Lumen Ausgabe Ende des Lebens-Kriterien.

Warning: the prohibition of open circuit output end

Warnung: das Verbot der Leerlaufspannung Ausgabe Ende

quote barrel with a bell head that does not have a removable flange on the output end

zitieren Fass mit einer Glockenkopf das nicht über einen abnehmbaren Flansch am Ausgangsende

The output end of output shaft 28 runs on a ball bearing 37 in the housing 13.

Das Ausgangsende der Abtriebswelle 28 ist mit einem Kugellager 37 im Gehäuse 13 gelagert.

A variable-length decoding apparatus for variable-length-decoding data transmitted in the form of a bitstream of variable length encoded image frame data, wherein the bitstream of each image frame has a constant data format comprising frame header data and data relating to masses of macroblocks, the frame header data comprising: a frame start code (FSC); a frame number (FN); buffer status information (BSI); and frame header stuffed bits; and the masses of macroblocks data comprising: a plurality of sequentially arranged masses of macroblocks, each of which comprises: a mass of macroblocks start code (MSC) ; a mass of macroblocks number (MN) number; Mass of Macroblocks Information; and mass of macroblock stuffed bits; and each Mass of Macroblocks Information comprising blocks; and each block comprising an End of Block (EOB) code; wherein the frame start code (FSC), the frame number (FN) , the masses of macroblocks start code (MSC) and the masses of macroblocks number (MN) each use fixed length codes and the Mass of macroblocks Information of each Mass of macroblock uses variable length codes and the mass of macroblock stuffed bits are arranged to ensure that mass of macroblock data is always a multiple of 24-bits, said variable-length decoding apparatus comprising: a FIFO memory (11), for receiving variable length encoded data and sequentially outputting said data, a decoding interfacer (12) for receiving said data output from said FIFO memory (11), decoder means (13) for variable-length-decoding the variable-length-encoded data supplied to it from the decoding interface means (12), and a timing controller (14) for controlling operations of the decoding interfacer (12) and the decoder means (13) , the apparatus being characterised in that : said apparatus is controlled on the basis of a plurality of control signals comprising a read signal (READ) generated within the decoding interface means (12), a Request signal (RQST) generated by the decoder means (13), a start signal (START) generated by the timing controller (14), an initialization signal (INIT) generated by the timing controller (14), an end of block error signal (EOB ERROR) generated by the decoder (13), and a signal denoting the detection of a Frame Start Code (FSC) or Mass of Macroblock Start Code (MSC) generated by the decoding interface means (12) wherein: The variable-length decoding apparatus of claim 1, wherein said decoding interface means (12) comprises: a data latch portion (20) of which the data input end is connected to a data output end of said FIFO memory (11), and of which the data output end is connected to said decoding means (13), for latching the data output from said FIFO memory (11) every read signal in the input order according to a select signal; a detector (30) for receiving the data latched to said data latch portion (20) and the data output from said FIFO memory (11), detecting one between the frame start signal (FSC) and the MMB start signal (MSC), latching a first binary signal which is generated to vary the value thereof according to a detection result, and clearing the latched first binary signal if one among the start signal and the initialization signal is input from said timing controller (14); and a control signal generator (60) for generating the read signal of which the value one between the first binary value for enabling to read the data from said FIFO memory (11) and a second binary value for disabling the read of the data from said FIFO memory (11), and the select signal of which the value is one between a third binary value for newly latching the data supplied from said FIFO memory (11) and a fourth binary value for maintaining the already-latched data as it is.

Vorrichtung zum Decodieren mit variabler Länge, die Daten, die in Form eines Bitstroms mit variabler Länge codierter Bild-Frame-Daten gesendet werden, mit variabler Länge decodiert, wobei der Bitstrom jedes Bild-Frame ein konstantes Datenformat hat, das Frame-Header-Daten und Daten umfasst, die sich auf Massen von Makroblöcken beziehen, die Frame-Header-Daten umfassen: eine Frame-Anfangscode (frame start code - FSC), eine Frame-Nummer (frame number - FN). Pufferstatus-Informationen (buffer status information - BSI) und Frame-Header-Stopfbits; und die Daten der Massen von Makroblöcken umfassen: eine Vielzahl sequenziell angeordneter Massen von Makroblöcken, von denen jede umfasst: einen Anfangscode einer Masse von Makroblöcken (MSC); eine Nummer der Masse von Makroblöcken (MN); Informationen der Masse von Makroblöcken; und Stopfbits der Masse von Makroblöcken, und wobei jede der Informationen der Masse von Makroblöcken Blöcke umfasst und jeder Block einen End-of-Block (EOB)-Code umfasst; wobei der Frame-Anfangscode (FSC), die Frame-Nummer (FN), der Anfangscode der Massen von Makroblöcken (MSC) und die Nummer der Massen von Makroblöcken (MN) jeweils Codes fester Länge verwenden und die Informationen der Masse von Makroblöcken jeder Masse von Makroblöcken Codes variabler Länge verwendet und die Stopfbits der Masse von Makroblöcken so angeordnet sind, dass sie gewährleisten, dass die Daten der Masse von Makroblöcken stets ein Vielfaches von 24 Bits ist, wobei die Vorrichtung zum Decodieren mit variabler Länge umfasst: einen FIFO-Speicher (11), der mit variabler Länge codierte Daten empfängt und die Daten sequentiell ausgibt, eine Decodier-Schnittstelleneinrichtung (12), die die von dem FIFO-Speicher (11) ausgegebenen Daten empfängt, eine Decodiereinrichtung (13), die die mit variabler Länge codierten Daten, die ihr von der Decodier-Schnittstelleneinrichtung (12) zugeführt werden, mit variabler Länge decodiert, und eine Zeit-Steuereinheit (14), die Operationen der Decodier-Schnittstelleneinrichtung (12) und der Decodiereinrichtung (13) steuert, wobei die Vorrichtung dadurch gekennzeichnet ist, dass die Vorrichtung auf Basis einer Vielzahl von Steuersignalen gesteuert wird, die ein Lesesignal (READ), das in der Decodier-Schnittstelleneinrichtung (12) erzeugt wird, ein Anforderungs-Signal (RQST), das durch die Decodiereinrichtung (13) erzeugt wird, ein Anfangs-Signal (START), das durch die Zeit-Steuereinheit (14) erzeugt wird, ein Initialisierungs-Signal (INIT), das durch die Zeit-Steuereinheit (14) erzeugt wird, ein End-of-Block-Fehler-Signal (EOB ERROR), das durch die Decodiereinrichtung (13) erzeugt wird, und ein Signal umfassen, das die Erfassung eines Frame-Anfangscodes (FSC) oder eines Anfangscodes einer Masse von Makroblöcken (MSC) bezeichnet und durch die Decodier-Schnittstelleneinrichtung (12) erzeugt wird, wobei der FIFO-Speicher (11) so eingerichtet ist, dass er die mit variabler Länge codierten Daten empfängt und speichert und die Daten sequentiell an die Decodier-Schnittstelleneinrichtung (12) in Datenblöcken von 24 Bits immer dann ausgibt, wenn das Lese-Signal (READ) von der Decodier-Schnittstelleneinrichtung (12) in ihn eingegeben wird; die Decodier-Schnittstelleneinrichtung (12) so eingerichtet ist, dass sie: (i) 24-Bit-Daten von dem FIFO-Speicher (11) empfängt; (ii) einen Frame-Anfangscode (FSC) oder einen Anfangscode einer Masse von Makroblöcken (MSC) erfasst, wenn diese in den empfangenen Daten vorhanden sind, und das resultierende Erfassungssignal an die Zeit-Steuereinheit ausgibt; (iii) mit variabler Länge codierte Daten zum Decodieren zu der Decodiereinrichtung (13) sendet; (iv) wobei die Erzeugung des Lese-Signals in Reaktion entweder darauf, dass das Anfangs-Signal (START) von der Zeit-Steuereinheit (14) empfangen wird, oder das Datenanforderungs-Signal (RQST) von der Decodiereinrichtung (13) empfangen wird, während das Initialisierungs-Signal (INIT) angelegt wird, durchgeführt wird; und (v) wobei Erzeugung des Lese-Signals (READ) unterbrochen wird, wenn ein Frame-Anfangscode (FSC) oder ein MMB-Anfangscode (MSC) in den von dem FIFO-Speicher (11) angelegten Daten erfasst wird, und (vi) wobei die in der Decodier-Schnittstelleneinrichtung gespeicherten Daten anschließend in Reaktion auf den Empfang eines Initialisierungs-Signals (INIT) von der Zeitsteuereinrichtung (14) der Decodiereinrichtung (13) zugeführt werden; die Decodiereinrichtung (13) so eingerichtet ist, dass sie ein Datenanforderungs-Signal (RQST) immer dann empfängt, wenn 24 Bits decodiert worden sind, oder, wenn die Decodiereinrichtung (13) die Daten nicht decodieren kann, da die Decodiereinrichtung feststellt, dass die zu decodierenden Daten Stopfbits umfassen, und die Decodiereinrichtung (13) des Weiteren so eingerichtet ist, dass sie das EOB-Fehler-Signal erzeugt, wenn EOB-Daten einer Masse von Makroblöcken nicht korrekt in jedem Block erfasst werden, der decodiert wird, und das EOB-Fehter-Signal zu der Zeit-Steuereinrichtung (14) sendet; die Zeit-Steuereinheit (14) so eingerichtet ist, dass sie das Anfangs-Signal (START) und das Initialisierungs-Signal (INIT) erzeugt, wobei das Anfangs-Signal (START) in Reaktion auf Empfang des Signals von der Decodier-Schnittstelleneinrichtung (12) erzeugt wird, das die Erfassung eines Frame-Anfangscodes (FSC) angibt, und das Initialisierungs-Signal (INIT) immer dann erzeugt wird, wenn ein neuer Anfangscode einer Masse von Makroblöcken durch die Decodier-Schnittstelleneinrichtung (12) erfasst wird, das Initialisierungs-Signal (INIT) in einem vorgegebenen Zeitintervall nach einem vorangehenden Initialisierungssignal zugeführt wird, die Zeit-Steuereinheit (14) des Weiteren so eingerichtet ist, dass sie in Reaktion auf den Empfang des EOB-Fehler-Signals von der Decodiereinrichtung (13) sowohl ein Steuersignal zum Unterbrechen von Operation der Decodiereinrichtung (12) erzeugt, als auch ein neues Anfangs-Signal (START) erzeugt, das der Decodier-Schnittstelleneinrichtung (13) zuzuführen ist, um die Decodier-Schnittstelleneinrichtung zu veranlassen, kontinuierlich gespeicherte Daten aus dem FIFO-Speicher (12) zu lesen, bis entweder ein nächster Frame-Anfangscode (FSC) oder ein nächster Anfangscode einer Masse von Makroblöcken (MSC) erfasst wird, wobei an diesem Punkt Synchronisation der Vorrichtung wiederhergestellt ist und Decodieroperationen erneut beginnen können. Vorrichtung zum Decodieren mit variabler Länge nach Anspruch 1. wobei die Decodier-Schnittstelleneinrichtung (12) umfasst: einen Daten-Auffangspeicherabschnitt (20), dessen Daten-Eingabeende mit einem Daten-Ausgabeende des FIFO-Speichers (11) verbunden ist und dessen Daten-Ausgabeende mit der Decodiereinrichtung (13) verbunden ist, zum Auffangspeichern der von dem FIFO-Speicher (11) ausgegebenen Daten bei jedem Lesesignal in der Eingabe-Reihenfolge gemäß einem Auswählsignal; einen Detektor (30), der die Auffangspeicherung in dem Daten-Auffangspeicherabschnitt (20) unterzogenen Daten und die von dem FIFO-Speicher (11) ausgegebenen Daten empfängt, das Frame-Anfangs-Signal (FSC) oder das MMB-Anfangs-Signal (MSC) erfasst. Auffangspeichern des ersten Binärsignals durchführt, das erzeugt wird, um den Wert desselben gemäß einem Erfassungsergebnis zu ändern, und das Auffangspeichern unterzogene erste Binärsignal löscht, wenn das Anfangs-Signal oder das Initialisierungs-Signal von der Zeit-Steuereinheit (14) eingegeben wird, und eine Steuersignal-Erzeugungseinrichtung (60) zum Erzeugen des Lese-Signals, dessen Wert der erste Binärwert zum Freigeben von Lesen der Daten aus dem FIFO-Speicher (11) oder ein zweiter Binärwert zum Verhindern des Lesens der Daten aus dem FIFO-Speicher (11) ist, und des Auswählsignals, dessen Wert ein dritter Binärwert zum erneuten Auffangspeichern der von dem FIFO-Speicher (11) zugeführten Daten oder ein vierter Binärwert zum unveränderten Beibehalten der bereits Auffangspeicherung unterzogenen Daten ist.

An electronic three-phase electricity meter, wherein a multiplier unit (MR, MS, MT) is provided for each phase, supplied at its input end with signals proportional to the current and voltage associated with the phase, and emits a power-proportional output signal (~Ur , ~Us , ~Ut ) that is added to the output signals of the other multiplier units to form a sum signal which is converted in a quantizer (Q) into a pulse train (I1) having a power-proportional frequency and then integrated with respect to time in a counting device (Z) for the energy to be detected, and the result displayed, characterised in that for one (R) of the three phases (R, S, T) an additional power detection device is provided, consisting at least of one multiplier unit (MR1, MP) and a test quantizer (Q1), which device supplies at its output end a pulse train (I2) having a power-proportional frequency, and that a comparator device (E) is provided for the two pulse trains (I1, I2) supplied by the quantizer (Q) and the power detection device, which comparison device triggers a signal change in a display unit (L) when the ratio of the frequencies of the two pulse trains (I1, I2) exceeds the limits of a specified tolerance band, these limits being selected such that the breakdown of an essential component leads to the exceeding of a limit, existing function elements (WIR, WUR, MR; WIR, WUR, TR, INR) of the three-phase electricity meter (DZ) also being used for the additional power detection device (Fig. 1, Fig. 2).

Bei elektronischen Drehstrom-Elektrizitätszählern (DZ) ist für jede Phase (R, S, T) ein Multiplizierglied (M , M , M ) vorgesehen, dem zugehörige strom- und spannungspropor­ tionale Signale (U , U ) zugeführt sind und dessen lei­ stungsproportionales Ausgangssignal (i ) zusammen mit den Ausgangssignalen der anderen Multiplizierglieder (M , M ) zu einem Summensignal (i ) addiert wird, das in einem Quantisierer (Q) in einen Impulszug (I1) mit leistungspropor­ tionaler Frequenz umgesetzt wird. Die Impulse dieses Impuls­ zuges (I1) werden in einer Zähleinrichtung (Z) für die zu erfassende Energie zeitlich integriert und angezeigt.