subtracter

An image improvement apparatus including: four delay circuits (21-24) which are connected in series, which apply a required time delay to first signals (S1) which are input signals and output second signals (S2), which apply a required time delay to said second signals (S2) and output third signals (S3), which apply a required time delay to said third signals (S3) and output fourth signals (S4), and which apply a required time delay to said fourth signals (S4) and output fifth signals (S5); a first subtracter (25) which subtracts said second signals (S2) from said first signals (S1) and outputs sixth signals (D1): a second subtracter (26) which subtracts said third signals (S3) from said second signals (S2) and outputs seventh signals (D2); a third subtracter (27) which subtracts said third signals (S3) from said fourth signals (S4) and outputs eight signals (D3); a fourth subtracter (28) which subtracts said fourth signals (S4) from said fifth signals (S5) and outputs ninth signals (D4) ; a fifth subtracter (29) which subtracts said seventh signals (D2) from said sixth signals (D1) and outputs tenth signals (D5); a sixth subtracter (30) which subtracts said eighth signals (D3) from said seventh signals (D2) and outputs eleventh signals (D6); a seventh subtracter (31) which subtracts said ninth signals (D4) from said eighth signals (D3) and outputs twelfth signals (D7); a control signal generating circuit (32) which is supplied with said sixth, seventh, eighth, ninth, tenth, eleventh and twelfth signals (D1-D7), and outputs a thirteenth signal (Sc) which is a control signal for which the value changes in accordance with combinations of said sixth, seventh, eighth, ninth, tenth, eleventh and twelfth signals (D1-D7); and a signal selection circuit (33) which is supplied with said first, second, third, fourth, fifth and thirteenth signals (S1-S5,Sc), and which selects and outputs one of said first, second, third, fourth and fifth signals (S1-S5) in accordance with said thirteenth signal (Sc) which is the control signal: wherein said control signal generating circuit (32) outputs; a) a control signal for said signal selection circuit (33) to select and output said fifth signal (S5) when values of five signals of said seventh, eighth, ninth, eleventh and twelfth signal (D2,D3,D4,D6,D7) satisfy a first conditions of their values simultaneously being the same polarity for either positive or negative; b) a control signal for said signal selection circuit (33) to select and output said fourth signal (S4) when values of three signals of said seventh, eighth and eleventh signals (D2,D3,D6) all have the same polarity when they are positive or negative at the same time, and when said first condition is not established; and c) a control signal for said signal selection circuit (33) to select and output said first signal (S1) when values of the three signals of said sixth, seventh and eighth signals (D1,D2,D3) all have the same polarity when they are positive or negative at the same time, and when the values of said tenth and eleventh signals (D5,D6) both have the same polarity when they are positive or negative at the same time, and when there is the establishment of a second condition for the values of a polarity of said tenth and eleventh signals (D5,D6) to be a value different from the polarity of a value of said sixth, seventh and eighth signals (D1,D2,D3); d) a control signal for said signal selection circuit (33) to select and output second signal (S2) when values of said seventh and eighth signals (D2,D3) both have the same polarity when they are positive or negative at the same time, and when the value of the polarity of said eleventh signal (D6) is a value which is different from that of the polarity of said seventh and eighth signals (D2,D3), and when said second condition is not established; and e) a control signal for said signal selection circuit (33) to select and output said third signal (S3) when combinations of values of the seven signals of said sixth, seventh, eighth, ninth, tenth, eleventh and twelfth signals (D1-D7) are other than the combinations described above: An image improvement apparatus including-. six delay circuits (41-46) which are connected in series, which apply a required time delay to first signals (S1) which are input signals and output second signals (S2), which apply a required time delay to said second signals (S2) and output third signals (S3), which apply a required time delay to said third signals (S3) and output fourth signals (S4), which apply a required time delay to said fourth signals (S4) and output fifth signals (S5), which apply a required time delay to said fifth signal (S5) and output sixth signals (S6), and which apply a required time delay to said sixth signals (S6) and output seventh signals (S7); a first subtracter (47) which subtracts said second signals (S2) from said first signals (S1) and outputs eighth signals (D1): a second subtracter (48) which subtracts said third signals (S3) from said second signals (S2) and outputs ninth signals (D2); a third subtracter (49) which subtracts said fourth signals (S4) from said third signals (S3) and outputs tenth signals (D3); a fourth subtracter (50) which subtracts said fifth signals (S5) from said fourth signals (S4) and outputs eleventh signals (D4); a fifth subtracter (51) which subtracts said sixth signals (S6) from said fifth signals (SS) and outputs twelfth signals (D5); a sixth subtracter (52) which subtracts said seventh signals (S7) from said sixth signals (S6) and outputs thirteenth signals (D6); a seventh subtracter (53) which subtracts said ninth signals (D2) from said eighth signals (D1) and outputs fourteenth signals (D7); an eighth subtracter (54) which subtracts said tenth signals (D3) from said ninth signals (D2) and outputs fifteenth signals (D8); a ninth subtracter (55) which subtracts said eleventh signals (D4) from said tenth signals (D3) and outputs sixteenth signals (D9); a tenth subtracter (56) which subtracts said twelfth signals (D5) from said eleventh signals (D4) and outputs seventeenth signals (D10); an eleventh subtracter (57) which subtracts said thirteenth signals (D6) from said twelfth signals (D5) and outputs eighteenth signals (D11): a control signal generating circuit (58) which is supplied with said eighth, ninth, tenth, eleventh, twelfth, thirteenth, fourteenth, fifteenth, sixteenth, seventeenth and eighteenth signals (D1-D11), and outputs a nineteenth signal (Sc) which is a control signal for which the value changes in accordance with combinations of said eighth, ninth, tenth, eleventh, twelfth, thirteenth, fourteenth, fifteenth, sixteenth, seventeenth and eighteenth signals (D1-D11); and a signal selection circuit (59) which is supplied with said first, second, third, fourth, fifth, sixth, seventh and nineteenth signals (S1-S7,Sc), and which selects and outputs one of said first, second, third, fourth, fifth, sixth and seventh signals (S1-S7) in accordance with said nineteenth signal (Sc) which is the control signal: wherein said control signal generating circuit (58) outputs;

Bildverbesserungseinrichtung, enthaltend: vier Verzögerungsschaltungen (21-24), die miteinander in Reihe gechaltet sind und die eine erforderliche Zeitverzögerung auf erste Signale (S1) anwenden, welches Eingabesignale sind, und zweite Signale (S2) ausgeben, die eine erforderliche Zeitverzögerung auf die zweiten Signale (S2) anwenden und dritte Signale (S3) ausgeben, die eine erforderliche Zeitverzögerung auf die dritten Signale (S3) anwenden und vierte Signale (S4) ausgeben und die eine erforderliche Zeitverzögerung auf die vierten Signale (S4) anwenden und fünfte Signale (S5) ausgeben; ein erstes Subtrahierglied (25), das die zweiten Signale (S2) von den ersten Signalen (S1) subtrahiert und sechste Signale (D1) ausgibt; ein zweites Subtrahierglied (26), das die dritten Signale (S3) von den zweiten Signalen (S2) subtrahiert und siebte Signale (D2) ausgibt; ein drittes Subtrahierglied (27), das die dritten Signale (S3) von den vierten Signalen (S4) subtrahiert und achte Signale (D3) ausgibt; ein viertes Subtrahierglied (28), das die vierten Signale (S4) von den fünften Signalen (S5) subtrahiert und neunte Signale (D4) ausgibt; ein fünftes Subtrahierglied (29), das die siebten Signale (D2) von den sechsten Signalen (D1) subtrahiert und zehnte Signale (D5) ausgibt; ein sechstes Subtrahierglied (30), das die achten Signale (D3) von den siebten Signalen (D2) subtrahiert und elfte Signale (D6) ausgibt; ein siebtes Subtrahierglied (31), das die neunten Signale (D4) von den achten Signalen (D3) subtrahiert und zwölfte Signale (D7) ausgibt; eine Steuersignalerzeugungsschaltung (32), der die sechsten, siebten, achten, neunten, zehnten, elften und zwölften Signale (D1 bis D7) zugeführt werden und die ein dreizehntes Signal (Sc) ausgibt, daß ein Steuersignal ist, dessen Wert sich gemäß Kombinationen aus den sechsten, siebten, achten, neunten, zehnten, elften und zwölften Signalen (D1 bis D7) ändert, und eine Signalauswahlschaltung (33), der die ersten, zweiten, dritten, vierten und dreizehnten Signale (S1 bis S5, Sc) zugeführt werden und die eines der ersten, zweiten, dritten, vierten und fünften Signale (S1 bis S5) gemäß dem dreizehnten Signal (Sc), das das Steuersignal ist, auswählt und ausgibt; wobei die Steuersginalerzeugungsschaltung (32) ausgibt: Bildverbesserungseinrichtung, enthaltend: sechs Verzögerungsschaltungen (41-46), die in Reihe geschaltet sind und die eine erforderliche Zeitverzögerung auf erste Signale (S1) anwenden, die Eingabesignale sind, und zweite Signale (S2) ausgeben, die eine erforderliche Zeitverzögerung auf die zweiten Signale (S2) anwenden und dritte Signale (S3) ausgeben, die eine erforderliche Zeitverzögerung auf die dritten Signale (S3) anwenden und vierte Signale (S4) ausgeben, die eine erforderliche Zeitverzögerung auf die vierten Signale (S4) anwenden und fünfte Signale (S5) ausgeben, die eine erforderliche Zeitverzögerung auf die fünften Signale (S5) anwenden und sechste Signale (S6) ausgeben und die eine erforderliche Verzögerungszeit auf die sechsten Signale (S6) anwenden und siebte Signale (S7) ausgeben; ein erstes Subtrahierglied (47), das die zweiten Signale (S2) von den ersten Signalen (S1) subtrahiert und achte Signale (D1) ausgibt; ein zweites Subtrahierglied (48), das die dritten Signale (S3) von den zweiten Signalen (S2) subtrahiert und neunte Signale (D2) ausgibt; ein drittes Subtrahierglied (49), das die vierten Signale (S4) von den dritten Signalen (S3) subtrahiert und zehnte Signale (D3) ausgibt; ein viertes Subtrahierglied (50), das die fünften Signale (S5) von den vierten Signalen (S4) subtrahiert und elfte Signale (D4) ausgibt; ein fünftes Subtrahierglied (51), das die sechsten Signale (S6) von den fünften Signalen (S5) subtrahiert und zwölfte Signale (D5) ausgibt; ein sechstes Subtrahierglied (52), das die siebten Signale (S7) von den sechsten Signalen (S6) subtrahiert und dreizehnte Signale (D6) ausgibt; ein siebtes Subtrahierglied (53), das die neunten Signale (D2) von den achten Signalen (D1) subtrahiert und vierzehnte Signale (D7) ausgibt; ein achtes Subtrahierglied (54), das die zehnten Signale (D3) von den neunten Signalen (D2) subtrahiert, und fünfzehnte Signale (D8) ausgibt; ein neuntes Subtrahierglied (55), das die elften Signale (D4) von den zehnten Signalen (D3) subtrahiert und sechzehnte Signale (D9) ausgibt; ein zehntes Subtrahierglied (56), das die zwölften Signale (D5) von den elften Signalen (D4) subtrahiert und sechzehnte Signale (D10) ausgibt; ein elftes Subtrahierglied (57), das die dreizehnten Signale (D6) von den zwölften Signalen (D5) subtrahiert und achtzehnte Signale (D11) ausgibt; eine Steuersignalerzeugungsschaltung (58), der die achten, neunten, zehnten, elften, zwölften, dreizehnten, vierzehnten, fünfzehnten, sechzehnten, siebzehnten, achtzehnten Signale (Dl-Dll) zugeführt werden und die ein neunzehntes Signal (Sc) ausgibt, das ein Steuersignal ist, dessen Wert sich gemäß Kombinationen aus den achten, neunten, zehnten, elften, zwölften, dreizehnten, vierzehnten, fünfzehnten, sechzehnten, siebzehnten und achtzehnten Signalen (D1-D11) ändert; und eine Signalauswahlschaltung (59), der die ersten, zweiten, dritten, vierten, fünften, sechsten, siebten und neunten Signale (S1-S7, Sc) zugeführt werden und die eines der ersten, zweiten, dritten, vierten, fünften, sechsten und siebten Signale (S1-S7) gemäß dem neunten Signal (Sc), das das Steuersignal ist, auswählt und ausgibt; wobei die Steuersignalerzeugungsschaltung (58) ausgibt: ein Steuersignal für die Signalauswahlschaltung (49) zur Auswahl und Ausgabe des dritten Signals (S3), für den Fall, daß dritte Bedingungen erfüllt sind, wobei diese dritten Bedingungen gegeben sind, wenn Werte von zwei Signalen der zehnten und elften Signale (D3, D4) beide dieselbe positive Polarität und ein Wert des sechzehnten Signals (D9) eine negative Polarität hat oder wenn Werte von zwei Signalen der zehnten und elften Signale (D3, D4) beide dieselbe Polarität und ein Wert des sechzehnten Signals (D9) eine positive Polarität hat und wenn die ersten und zweiten Bedingungen nicht gegeben sind; ein Steuersignal für die Signalauswahlschaltung (59) zur Auswahl und Ausgabe des siebten Signals (S7), für den Fall, daß vierte Bedingungen erfüllt sind, wobei diese vierten Bedingungen gegeben sind, wenn Werte von sieben Signalen der zehnten, elften, zwölften, dreizehnten, sechzehnten, siebzehnten und achtzehnten Signale (D3-D6, D9-D11) alle dieselbe Polarität, und zwar entweder positiv oder negativ zur selben Zeit haben;